新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 電源設(shè)計(jì)基礎(chǔ):PCB設(shè)計(jì)技巧40個(gè)疑難問答

電源設(shè)計(jì)基礎(chǔ):PCB設(shè)計(jì)技巧40個(gè)疑難問答

作者: 時(shí)間:2012-12-20 來源:網(wǎng)絡(luò) 收藏
制。除此之外,可在柔性電路板的轉(zhuǎn)折處鋪些銅皮加以補(bǔ)強(qiáng)。至于生產(chǎn)的廠商可上網(wǎng)“FPC”當(dāng)關(guān)鍵詞查詢應(yīng)該可以找到。

20、適當(dāng)選擇PCB 與外殼接地的點(diǎn)的原則是什么?

選擇PCB 與外殼接地點(diǎn)選擇的原則是利用chassis ground 提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如,通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將PCB 的地層與chassis ground 做連接,以盡量縮小整個(gè)電流回路面積,也就減少電磁輻射。

21、電路板DEBUG 應(yīng)從那幾個(gè)方面著手?

就數(shù)字電路而言,首先先依序確定三件事情:

1. 確認(rèn)所有電源值的大小均達(dá)到設(shè)計(jì)所需。有些多重電源的系統(tǒng)可能會(huì)要求某些電源之間起來的順序與快慢有某種規(guī)范。

2. 確認(rèn)所有時(shí)鐘信號(hào)頻率都工作正常且信號(hào)邊緣上沒有非單調(diào)(non-monotonic)的問題。

3. 確認(rèn)reset 信號(hào)是否達(dá)到規(guī)范要求。

這些都正常的話,芯片應(yīng)該要發(fā)出第一個(gè)周期(cycle)的信號(hào)。接下來依照系統(tǒng)運(yùn)作原理與bus protocol 來debug。

22、在電路板尺寸固定的情況下,如果設(shè)計(jì)中需要容納更多的功能,就往往需要提高PCB的走線密度,但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng),同時(shí)走線過細(xì)也使阻抗無法降低,請(qǐng)專家介紹在高速(>100MHz)高密度PCB 設(shè)計(jì)中的技巧?

在設(shè)計(jì)高速高密度PCB 時(shí),串?dāng)_(crosstalk interference)確實(shí)是要特別注意的,因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方:

1.控制走線特性阻抗的連續(xù)與匹配。

2.走線間距的大小。一般??吹降拈g距為兩倍線寬??梢酝高^仿真來知道走線間距對(duì)時(shí)序及信號(hào)完整性的影響,找出可容忍的最小間距。不同芯片信號(hào)的結(jié)果可能不同。

3.選擇適當(dāng)?shù)亩私臃绞健?/P>

4.避免上下相鄰兩層的走線方向相同,甚至有走線正好上下重迭在一起,因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。

5.利用盲埋孔(blind/buried via)來增加走線面積。但是PCB 板的制作成本會(huì)增加。在實(shí)際執(zhí)行時(shí)確實(shí)很難達(dá)到完全平行與等長,不過還是要盡量做到。除此以外,可以預(yù)留差分端接和共模端接,以緩和對(duì)時(shí)序與信號(hào)完整性的影響。

23、模擬電源處的濾波經(jīng)常是用LC 電路。但是為什么有時(shí)LC 比RC 濾波效果差?

LC 與RC 濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低,而電感值又不夠大,這時(shí)濾波效果可能不如RC。但是,使用RC 濾波要付出的代價(jià)是電阻本身會(huì)耗能,效率較差,且要注意所選電阻能承受的功率。

24、濾波時(shí)選用電感,電容值的方法是什么?

電感值的選用除了考慮所想濾掉的噪聲頻率外,還要考慮瞬時(shí)電流的反應(yīng)能力。如果LC 的輸出端會(huì)有機(jī)會(huì)需要瞬間輸出大電流,則電感值太大會(huì)阻礙此大電流流經(jīng)此電感的速度,增加紋波噪聲(ripple noise)。電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小,電容值會(huì)較大。而電容的ESR/ESL 也會(huì)有影響。另外,如果這LC 是放在開關(guān)式電源(switching regulation power)的輸出端時(shí),還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對(duì)負(fù)反饋控制(negative feedback control)回路穩(wěn)定度的影響。

25、如何盡可能的達(dá)到EMC 要求,又不致造成太大的成本壓力?

PCB 板上會(huì)因EMC 而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了ferritebead、choke 等抑制高頻諧波器件的緣故。除此之外,通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過EMC 的要求。以下僅就PCB 板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。

1、盡可能選用信號(hào)斜率(slew rate)較慢的器件,以降低信號(hào)所產(chǎn)生的高頻成分。 2、注意高頻器件擺放的位置,不要太靠近對(duì)外的連接器。

3、注意高速信號(hào)的阻抗匹配,走線層及其回流電流路徑(return current path), 以減少高頻的反射與輻射。

4、在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特別注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。

5、對(duì)外的連接器附近的地可與地層做適當(dāng)分割,并將連接器的地就近接到chassis ground。

6、可適當(dāng)運(yùn)用ground guard/shunt traces 在一些特別高速的信號(hào)旁。但要注意guard/shunttraces 對(duì)走線特性阻抗的影響。

7、電源層比地層內(nèi)縮20H,H 為電源層與地層之間的距離。

26、當(dāng)一塊PCB 板中有多個(gè)數(shù)/模功能塊時(shí),常規(guī)做法是要將數(shù)/模地分開,原因何在?

將數(shù)/模地分開的原因是因?yàn)閿?shù)字電路在高低電位切換時(shí)會(huì)在電源和地產(chǎn)生噪聲,噪聲的大小跟信號(hào)的速度及電流大小有關(guān)。如果地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近,則即使數(shù)模信號(hào)不交叉, 模擬的信號(hào)依然會(huì)被地噪聲干擾。也就是說數(shù)模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠(yuǎn)時(shí)使用。

27、另一種作法是在確保數(shù)/模分開布局,且數(shù)/模信號(hào)走線相互不交叉的情況下,整個(gè)PCB板地不做分割,數(shù)/模地都連到這個(gè)地平面上。道理何在?

數(shù)模信號(hào)走線不能交叉的要求是因?yàn)樗俣壬钥斓臄?shù)字信號(hào)其返回電流路徑(return currentpath)會(huì)盡量沿著走線的下方附近的地流回?cái)?shù)字信號(hào)的源頭,若數(shù)模信號(hào)走線交叉,則返回電流所產(chǎn)生的噪聲便會(huì)出現(xiàn)在模擬電路區(qū)域內(nèi)。

28、在高速PCB 設(shè)計(jì)原理圖設(shè)計(jì)時(shí),如何考慮阻抗匹配問題?

在設(shè)計(jì)高速PCB 電路時(shí),阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線方式有絕對(duì)的關(guān)系,例如是走在表面(microstrip)或內(nèi)層(stripline/double stripline),與參考層(電源層或地層)的距離,走線寬度,PCB 材質(zhì)等均會(huì)影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無法考慮到一些阻抗不連續(xù)的布線情況,這時(shí)候在原理圖上只能預(yù)留一些terminators(端接),如串聯(lián)電阻等,來緩和走線阻抗不連續(xù)的效應(yīng)。真正根本解決問題的方法還是布線時(shí)盡量注意避免阻抗不連續(xù)的發(fā)生。

29、哪里能提供比較準(zhǔn)確的IBIS 模型庫?

IBIS 模型的準(zhǔn)確性直接影響到仿真的結(jié)果?;旧螴BIS 可看成是實(shí)際芯片I/O buffer 等效電路的電氣特性資料,一般可由SPICE 模型轉(zhuǎn)換而得 (亦可采用測(cè)量,但限制較多),而SPICE的資料與芯片制造有絕對(duì)的關(guān)系,所以同樣一個(gè)器件不同芯片廠商提供,其SPICE 的資料是不同的,進(jìn)而轉(zhuǎn)換后的IBIS 模型內(nèi)之資料也會(huì)隨之而異。也就是說,如果用了A 廠商的器件,只有他們有能力提供他們器件準(zhǔn)確模型資料,因?yàn)闆]有其它人會(huì)比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS 不準(zhǔn)確, 只能不斷要求該廠商改進(jìn)才是根本解決之道。

30、在高速PCB 設(shè)計(jì)時(shí),設(shè)計(jì)者應(yīng)該從那些方面去考慮EMC、EMI 的規(guī)則呢?

一般EMI/EMC 設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(30MHz). 所以不能只注意高頻而忽略低頻的部分.

一個(gè)好的EMI/EMC 設(shè)計(jì)必須一開始布局時(shí)就要考慮到器件的位置, PCB 迭層的安排, 重要聯(lián)機(jī)的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事后解決則會(huì)事倍功半, 增加成本. 例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器, 高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號(hào)之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲. 另外, 注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也就是回路阻抗loopimpedance 盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. 最后, 適當(dāng)?shù)倪x擇PCB 與外殼的接地點(diǎn)(chassis ground)。

31、如何選擇EDA 工具?

目前的PCB 設(shè)計(jì)軟件中,熱分析都不是強(qiáng)項(xiàng),所以并不建議選用,其它的功能1.3.4 可以選擇PADS 或Cadence 性能價(jià)格比都不錯(cuò)。PLD 的設(shè)計(jì)的初學(xué)者可以采用PLD 芯片廠家提供的集成環(huán)境,在做到百萬門以上的設(shè)計(jì)時(shí)可以選用單點(diǎn)工具。

32、請(qǐng)推薦一種適合于高速信號(hào)處理和傳輸?shù)腅DA 軟件。

常規(guī)的電路設(shè)計(jì),INNOVEDA 的 PADS 就非常不錯(cuò),且有配合用的仿真軟件,而這類設(shè)計(jì)往往占據(jù)了70%的應(yīng)用場(chǎng)合。在做高速電路設(shè)計(jì),模擬和數(shù)字混合電路,采用Cadence的解決方案應(yīng)該屬于性能價(jià)格比較好的軟件,當(dāng)然Mentor 的性能還是非常不錯(cuò)的,特別是它的

模擬信號(hào)相關(guān)文章:什么是模擬信號(hào)


電源濾波器相關(guān)文章:電源濾波器原理


晶振相關(guān)文章:晶振原理
雙控開關(guān)相關(guān)文章:雙控開關(guān)原理


評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉