新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 面向未來微處理器的可伸縮電源管理方案

面向未來微處理器的可伸縮電源管理方案

作者: 時(shí)間:2012-01-11 來源:網(wǎng)絡(luò) 收藏

如今,電源管理領(lǐng)域的主導(dǎo)廠商在為先進(jìn)的供電上面臨著巨大挑戰(zhàn)。這種挑戰(zhàn)的出現(xiàn)源自為供電是一個(gè)不斷向前發(fā)展的目標(biāo)。

本文引用地址:http://butianyuan.cn/article/231288.htm

隨著領(lǐng)先的每一代后續(xù)產(chǎn)品對(duì)電流的需求不斷提高,為了使功耗保持在可管理的水平,就需要把工作電壓降至更低。同時(shí),這些高電流水平帶來極大的電流變化率(di/dt),因而使電壓調(diào)節(jié)(即穩(wěn)壓)也變得更加困難得多。了為緩解這一問題,穩(wěn)壓容差指標(biāo)一直在不斷下降。5年前,±250mV還是可接受的;到2005年,任何微處理器供電電源的最大穩(wěn)壓容差將不得超過±25 mV。

展望過去幾年的先進(jìn)微處理器,預(yù)計(jì)未來電源供電解決方案的電流水平將從目前的60A增至130A,同時(shí)電壓將下降到1.1V。這已帶來夠大的挑戰(zhàn),但更苛刻的要求將接踵而來,即如何在滿足800A/us di/dt的條件下,實(shí)現(xiàn)±25 mV的穩(wěn)壓。更多的相位將在多相、點(diǎn)負(fù)載(point-load)型轉(zhuǎn)換器中被采用,而頻率將從目前的500kHz不斷增加至2005年的2MHz。此外,保持目前每安培成本水平的壓力會(huì)一直存在。

從整體來看,微處理器為DC/DC轉(zhuǎn)換器設(shè)計(jì)帶來的挑戰(zhàn)包含了許多技術(shù)、涉及許多領(lǐng)域內(nèi)的專門知識(shí)。為取得成功,廠商必須擁有達(dá)到基準(zhǔn)水平的功率硅片功能;其次,封裝方案絕對(duì)要是一流的;另外,有創(chuàng)意的控制IC方案必不可少。最后還必須采用一個(gè)先進(jìn)的電源架構(gòu)將所有這些整合到一起。

功率硅片

在功率硅片領(lǐng)域,為了滿足未來幾年微處理器將提出的預(yù)期要求,像國(guó)際整流器公司(IR)等電源管理行業(yè)的主導(dǎo)廠商已經(jīng)取得了長(zhǎng)足的進(jìn)步。

圖1所示的是開關(guān)品質(zhì)因數(shù)(FOM),這是評(píng)判降壓拓?fù)浣Y(jié)構(gòu)中控制場(chǎng)效應(yīng)管(FET)或稱高端(high-side) FET性能的一個(gè)典型方法。通過從1至2微米平面拓?fù)浣Y(jié)構(gòu)變?yōu)闉閬單⒚诇系?,開關(guān)品質(zhì)因數(shù)被提高了1-3倍多。

圖2所示的是同步或稱低端(low-side)FET的品質(zhì)因數(shù)。在這里,實(shí)際上是傳導(dǎo)損耗主宰了處在導(dǎo)通電阻時(shí)域的品質(zhì)因數(shù)。僅在過去的兩年中,通過將1至2微米溝道技術(shù)升級(jí)為深亞微米水平,就使品質(zhì)因數(shù)提高了約3倍,今后還有更多的改進(jìn)余地。

為滿足未來幾年內(nèi)微處理器的需求,業(yè)界需沿著這條改進(jìn)之路繼續(xù)前行。對(duì)控制FET來說,通過轉(zhuǎn)向更細(xì)的線路和橫向(lateral)拓?fù)浣Y(jié)構(gòu),品質(zhì)因數(shù)可獲得另一次3倍的提升。在同步FET領(lǐng)域,在硅溝道技術(shù)中采用越來越細(xì)的線路幾何結(jié)構(gòu)還可再次獲得2.5倍的提升。在更遠(yuǎn)的將來,為了與雄心勃勃的發(fā)展規(guī)劃同步,業(yè)界將需要采用諸如金剛砂和氮化鎵這樣的替代材料。否則,功率半導(dǎo)體器件的進(jìn)步將不足以滿足未來微處理器的要求。

創(chuàng)新的封裝

在某些方面,封裝本身已成為取得進(jìn)步的障礙,如SO-8的例子。該封裝是迄今為止用于面向微處理器的點(diǎn)負(fù)載轉(zhuǎn)換器的最流行封裝形式。SO-8帶有1.5毫歐的封裝阻抗(DFPR),能被裝入其中的硅片其阻抗要小于該封裝阻抗。SO-8還在熱阻方面表現(xiàn)欠佳,向下至PCB板、向上到空氣散熱(18℃/瓦)兩個(gè)方向均是如此。

為了解決這些問題,一些新型封裝已被開發(fā)出來,如IR公司的Power Pak,以改善DFPR和熱阻問題??山鉀Q這些問題的其它封裝方面進(jìn)展也層出不窮,例如:銅帶(copper strap)、LF Pak以及無底座SO-8等。

盡管如此,業(yè)界還必須開發(fā)其它一些新穎的封裝方法以進(jìn)一步改進(jìn)熱阻性能。其中一種前景看好的新型封裝技術(shù)是將熱量向上推,然后將其釋放到電路板上方的空氣中,而不是將熱量向下壓進(jìn)已在吸收若干其它元件發(fā)熱的PCB板。為將硅片所占面積和阻抗降至最低,這種新型的DirectFET封裝采用一個(gè)銅“頂帽”,以便與上下雙向熱通道建立起機(jī)械強(qiáng)度很高的連接,從而極大地改善了DFPR和兩個(gè)方向上的熱阻問題。該設(shè)計(jì)有效地使板上功率密度得到雙倍地增加。

新的電源架構(gòu)

下一步改進(jìn)措施則是要開發(fā)能隨著未來幾代微處理器進(jìn)行升級(jí)的創(chuàng)新控制方案和新型電源架構(gòu),以滿足這些處理器將要出現(xiàn)的日益增長(zhǎng)的需求。隨著業(yè)界逐步轉(zhuǎn)向針對(duì)同步降壓轉(zhuǎn)換器的多相架構(gòu),目前有許多方案可供選擇。

第一種選擇方案是將控制器和驅(qū)動(dòng)器IC集成到單個(gè)芯片中。這樣,元件數(shù)和材料成本將得到降低,不過長(zhǎng)的走線會(huì)限制高頻性能。這種設(shè)計(jì)的性能將受制于驅(qū)動(dòng)器產(chǎn)生的并一直傳遞到控制器IC的大量噪聲和熱量,而且由于相位數(shù)是由所選的IC設(shè)定的,這種設(shè)計(jì)將不能靈活地根據(jù)不斷變化的需求增加相位數(shù)。采取IC級(jí)聯(lián)的方法將只會(huì)增加該方案的成本和復(fù)雜性。

第二種可選方案是將驅(qū)動(dòng)IC與控制IC分離。這種作法縮短了走線,并保證了更高頻性能。因驅(qū)動(dòng)器IC與功率輸出級(jí)會(huì)非常緊密地耦合在一起,故其產(chǎn)生的噪音也更少。但這種設(shè)計(jì)仍具有相位數(shù)固定的缺限,且電流感應(yīng)要通過很長(zhǎng)的互連走線進(jìn)行傳導(dǎo),很可能會(huì)產(chǎn)生延時(shí)并增加復(fù)雜性。

一種更有吸引力的方案是將以前分別由控制器和驅(qū)動(dòng)器IC完成的功能在芯片內(nèi)重新劃分。對(duì)控制器來說,諸如可編程電壓鑒別電路、一個(gè)PWM斜坡振蕩器、一個(gè)誤差信號(hào)放大器、偏置電壓和檢錯(cuò)等功能在一個(gè)多相設(shè)計(jì)中僅出現(xiàn)一次。驅(qū)動(dòng)IC現(xiàn)在變成一個(gè)相位IC,管理該設(shè)計(jì)每一相位中所有要重復(fù)的功能。這些功能包括電流分配、PWM、相位時(shí)序、電流感應(yīng)和雙門驅(qū)動(dòng)器。控制與相位IC之間的通訊由一種5線制模擬總線來完成,分別傳遞以下一些信息:偏置電壓、相位時(shí)序、電流感應(yīng)/分配、PWM控制和參考調(diào)節(jié)電壓。

這樣一種設(shè)計(jì)可將元件數(shù)減至最少,去掉了驅(qū)動(dòng)器噪聲和發(fā)熱的不良影響,并允許根據(jù)需要增加相位數(shù)。短的驅(qū)動(dòng)器走線和短的電流傳感器能支持更高的頻率也能簡(jiǎn)化電路板布局布線。這種靈活的相位拓?fù)涫乖O(shè)計(jì)師無需進(jìn)行昂貴的重復(fù)設(shè)計(jì)就能適應(yīng)下一代微處理器的更苛刻電源需求變化。

集成的解決方案

向未來微處理器提供基準(zhǔn)電源的最后關(guān)鍵步驟就是將先進(jìn)的功率硅片設(shè)計(jì)與一流的封裝、創(chuàng)新的控制IC和新型的電源架構(gòu)集成為一個(gè)完全可伸縮的整體。只有通過對(duì)整個(gè)系統(tǒng)方案的協(xié)同設(shè)計(jì)以及元件性能的協(xié)同匹配,才能開發(fā)出卓越的解決方案。

因此,IR公司開發(fā)了iPOWIR系列產(chǎn)品。這些模塊化構(gòu)造模塊包括帶FET的驅(qū)動(dòng)器IC、回掃(flyback)二極管、以及其它實(shí)現(xiàn)一個(gè)完整多相DC/DC電源所需的元件。這些器件能被非常緊密地耦合在一起,即便在如下圖所示的很高頻率下也能非常高效地工作。

除了在效率和功率密度方面有極佳表現(xiàn)之外,這些集成的構(gòu)造模塊還提升了整個(gè)設(shè)計(jì)的可靠性。與受到各種分立元件性能參差不齊影響的嵌入式分立設(shè)計(jì)相比,這些器件經(jīng)過了100%的測(cè)試,確保了很小的參數(shù)變化范圍以及高度可預(yù)知的性能。

總之,未來的微處理器需要魯棒性強(qiáng)并整合了最先進(jìn)技術(shù)和最高工藝的DC/DC電源管理解決方案。能居于領(lǐng)先地位的將是這樣一些創(chuàng)新產(chǎn)品,即把基準(zhǔn)功率硅片技術(shù)與高密度封裝技術(shù)、尖端電路設(shè)計(jì)和先進(jìn)IC整合為一個(gè)集成的、模塊化的電源設(shè)計(jì),并能隨著微處理器的不斷演變而升級(jí)、擴(kuò)展。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉