新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計應(yīng)用 > 三種具有快速動態(tài)響應(yīng)的VRM拓撲分析比較

三種具有快速動態(tài)響應(yīng)的VRM拓撲分析比較

作者: 時間:2011-12-23 來源:網(wǎng)絡(luò) 收藏
1 引言

  隨著半導(dǎo)體技術(shù)的不斷進步和集成技術(shù)的發(fā)展,微處理器的集成度越來越高。為了獲得高效率,微處理器的驅(qū)動電壓呈低壓化走勢。從原來的3.3V降到1.8V~1.1V左右,最終將降到0.6V。另一方面,微處理器的功能越來越強大,其內(nèi)部功能電路也越來越多,其要求驅(qū)動電流也越來越大,從以前的13A到30A~50A,以后將達到100A。同時為了節(jié)約能量,微處理器需要根據(jù)不同的工作狀態(tài)急劇改變工作電流,達到50A/μS。而且由于微處理器本身的工作電壓很低,其對工作電壓的穩(wěn)定度要求很高,50mv的電壓波動就有可能引起電路的錯誤操作。在如此低電壓,大電流,大電流變化率的條件下,要保持很高的電壓穩(wěn)定度(電壓紋波限制在2%以內(nèi),對1.1V僅22mv),就需要微處理器的供電模塊-VRM(Voltage Regulate Modle)具有很好的動態(tài)性能。

  提高VRM動態(tài)響應(yīng)速度的最簡單方法是減小輸出電感,增大輸出濾波電容。然而,僅僅簡單的減小電感,增大電容是行不通的。小的電感將會產(chǎn)生大的電流紋波,這將會引起一系列問題。首先,由于大的均方根電流引起的開關(guān)導(dǎo)通損耗;其次,需要大電容來保持電壓穩(wěn)定;還有開關(guān)損耗和電感鐵芯損耗增加。而輸出濾波電容值的增加將會使后面解偶電容值更多倍的增加,并且占用更大的PCB板面積[1]。為了實現(xiàn)快速的瞬態(tài)性能,人們在控制上和拓撲上進行了大量的研究,從不同的側(cè)重點給出了幾種拓撲,下面將對其進行分析比較。

2 三類拓撲的分析比較

  2.1 Buck拓撲

  上面提到減小電感值,可以在瞬態(tài)時提高電流跟隨速度,但是會增大紋波,從而引起一系列問題。對于傳統(tǒng)VRM電路,其電感設(shè)計要求滿足:
             L≥10×(Vin-Vo)×D/Io×f (1)
  其中D為占空比;
  Vin 輸入電壓;
  Vo 輸出電壓;
  Io 滿載電流;
  f開關(guān)頻率

  由(1)式知電流紋波限制在10%。為了減小電感值,必須減小電流紋波。人們提出了并聯(lián)技術(shù),來實現(xiàn)這一目的。

圖一  兩相交錯Buck拓撲




  圖一為兩相交錯Buck拓撲,其每相都有一個自己的輸其紋波出電感。消除作用如圖二所示。其兩相作用的結(jié)果使輸出電流的實際紋波頻率為每相開關(guān)頻率的兩倍,而紋波大大小于每相電流的紋波。按照圖三給出的占空比、相數(shù)、紋波的關(guān)系,當(dāng)占空比為0.5時紋波完全消除。

  同樣根據(jù)圖三給出的關(guān)系當(dāng)占空比很小時,要實現(xiàn)較好的紋波消除效果,相數(shù)就要變得很大。這樣不僅電路復(fù)雜,而且由于驅(qū)動損耗,開關(guān)損耗,開關(guān)導(dǎo)通損耗,效率也將降低[2]。為此人們提出了多相有源鉗位耦合Buck電路,來提高占空比[2]。而在Vin/Vo值很大的情況下,人們采用變壓器來提高占空比,而在副邊采用倍流技術(shù)(倍流技術(shù)實質(zhì)上是兩相交錯技術(shù))來進一步減小紋波[3]。

  綜上所述,多相技術(shù)從消除紋波的角度出發(fā),來減小濾波電感,從而獲得比傳統(tǒng)VRM好的多的動態(tài)性能。

  2.2 采用的變換器拓撲

  多相技術(shù)從消除紋波的角度出發(fā)的。那么能不能直接從改變電感值的途徑,來達到很好動態(tài)性能呢?為此人們提出了一種單相采用技術(shù)的VRM[4]。其電路圖如圖四所示。S1,S2,Lo,Co組成基本的BUCK電路。M1,M2,C1,C2,D1,D2,D1’,D2’,Dz1,Dz2,Laux1和Laux2組成輔助電路,來改善變換器的動態(tài)速度。Laux1, Laux2和Lo是耦合電感。在穩(wěn)態(tài)時輔助電路不公作。在Step—up負載突變時,M1導(dǎo)通,Vi使Lo飽和,使Lo相當(dāng)于短路,使輸出電感值減小到Lr,其值很小相當(dāng)于漏感,從而大大提高了電流變化斜率,其工作波形如圖五。在Step—down負載突變時,S2閉合,Lo仍相單于短路,輸出電容上的不平衡電荷可以通過Lr快速泄放。可以看出,在穩(wěn)態(tài)時,此電路電感是Lo,瞬態(tài)時電感為Lr,因此電路中的電感稱為。

  與技術(shù)比較其具有更好的動態(tài)效果。

  第一,多相交錯技術(shù)的動態(tài)性能好壞與負載突變的發(fā)生時刻有關(guān),而采用步進電感技術(shù)的動態(tài)態(tài)性能與負載突變的發(fā)生時刻無關(guān)[5]。

  第二,多相交錯技術(shù)在Step-down時電壓尖峰絕對值大于Step-up電壓尖峰絕對值,這使得控制電路的設(shè)計必須考慮這些因數(shù),而變得比較復(fù)扎,而采用步進電感技術(shù)則不存在這樣的問題。

  第三,在穩(wěn)態(tài)時,由于采用步進電感技術(shù)拓撲的電感值大于多相交錯并聯(lián)拓撲,其電流紋波值小,從而能獲得更高的效率。

(a)



圖五  Step-up時電路工作波形圖


  2.3 

  前面所討論的兩種方法都采用提高負載突變時電流的跟隨速度來獲得良好的動態(tài)性能。而另一種思路就是在負載跳變時,提供一條支路來實現(xiàn)電容的快速充放電。這種供電拓撲成為混合供電拓撲,如圖六所示。

  其中,BUCK拓撲是主供電電路,而推挽線性電路為輔助電路。即混合供電電源采用線性電源與開關(guān)電源同時供電。其中線性電源由一個低功率放大器和電源輸出模塊構(gòu)成,它的輸出端直接連接到模塊S(由電阻RL和電容C組成)。參考電壓VRef加在比較器1的同相輸入端,輸出加到反向輸入端。線性電源控制環(huán)比開關(guān)電源的具有寬的多的帶寬。線性電源的輸出電流iLi在Rs上的壓降Vs作為開關(guān)電源誤差性號。在負載Step-up發(fā)生時,線性電源提供必要的電流來保證電容上電壓的穩(wěn)定。而電流iLi的增加引起isw的增加,而isw的增加使iLi降低到0。當(dāng)負載Step-down發(fā)生時,線性電源為電容提供一個電流泄放回路,以此來保持電容上電壓的穩(wěn)定[6]。

  開關(guān)電源的主要特征是效率高,但是由于開關(guān)損耗的限制使得開關(guān)頻率不能做的很高,所以帶寬有限。還有開關(guān)電源電路依賴導(dǎo)通模式和外部參數(shù)(如輸入電壓,輸出電流)的小號信增益模型,這就限制了開關(guān)電源用于電壓、電流發(fā)生突變的場合,如給CPU供電。而線性電源具有很快的動態(tài)響應(yīng)速度,在負載突變時能保證輸出電壓穩(wěn)定,但是效率較低?;旌想娫蠢昧藘煞N電源的優(yōu)點,開關(guān)電源的高效率和線性電源的快速響應(yīng)速度,這樣就克服了開關(guān)電源響應(yīng)速度慢和線性電源低效率的缺點。還有的控制環(huán)的具有很寬的帶寬[6]。

圖六 混合供電拓撲


3 總 結(jié)

  以上提出的三種拓撲,它們從不同的角度出發(fā),實現(xiàn)良好的動態(tài)性能,但他們的根本出發(fā)點都是希望減少動態(tài)過程中輸出電容所承擔(dān)的不平衡電荷。VRM設(shè)計需要綜合考慮效率、動態(tài)性能、功率密度、體積、成本等因數(shù)。因此在設(shè)計快速動態(tài)性能的VRM時,不能把動態(tài)性能與其他方面割裂開來考慮。本文的三種拓撲有其各自的有缺點,需要在不同的場合根據(jù)實際要求來選擇。


參考文獻:

[1] Xunwei Zhou; Pit-Leong Wong; Peng Xu; Lee, F.C.; Huang, A.Q.;Investigation of candidate VRM topologies for future microprocessors Power Electronics, IEEE Transactions on , Volume: 15 , Issue: 6 , Nov 2000
Pages:1172 - 1182

[2] Peng Xu; Jia Wei; Kaiwei Yao; Yu Meng; Lee, F.C.;Investigation of candidate topologies for 12 V VRM Applied Power Electronics Conference and Exposition, 2002. APEC 2002. Seventeenth Annual IEEE , Volume: 2 , 10-14 March 2002 Pages:686 - 692 vol.2

[3] Mao Ye; Peng Xu; Bo Yang; Lee, F.C.;Investigation of topology candidates for 48 V VRM Applied Power Electronics Conference and Exposition, 2002. APEC 2002. Seventeenth Annual IEEE , Volume: 2 , 10-14 March 2002 Pages:699 - 705 vol.2

[4] Poon, N.K.; Li, C.P.; Pong, M.H.;A low cost DC-DC stepping inductance voltage regulator with fast transient loading response Applied Power Electronics Conference and Exposition, 2001. APEC 2001. Sixteenth Annual IEEE , Volume: 1 , 4-8 March 2001 Pages:268 - 272 vol.1

[5] Law, Y.Y.; Kong, J.H.; Liu, J.C.P.; Poon, N.K.; Pong, M.H.;Comparison of three topologies for VRM fast transient application Applied Power Electronics Conference and Exposition, 2002. APEC 2002. Seventeenth Annual IEEE , Volume: 1 , 10-14 March 2002 Pages:210 - 215 vol.1

[6] Vazquez, R.; Barrado, A.; Olias, E.; Lazaro, A.; Theoretical study and implementation of a high dynamic performance, high efficiency and low voltage hybrid power supply Power Electronics Specialists Conference, 2001. PESC. 2001 IEEE 32nd Annual , Volume: 3 , 17-21 June 2001 Pages:1517 - 1522 vol3.


評論


技術(shù)專區(qū)

關(guān)閉