一種智能手機(jī)的低功率損耗設(shè)計(jì)方案

　　在智能手機(jī)的硬件架構(gòu)中無(wú)線Modem部分只要再加一定的外圍電路如音頻芯片、LCD、攝像機(jī)控制器、傳聲器、揚(yáng)聲器、功率放大器、天線等就是一個(gè)完整的普通手機(jī)（傳統(tǒng)手機(jī)）的硬件電路模擬基帶（ABB）語(yǔ)音信號(hào)引腳和音頻編解碼器芯片進(jìn)行通信構(gòu)成通話過(guò)程中的語(yǔ)音通道

　　從這個(gè)硬件電路的系統(tǒng)架構(gòu)可以看出功耗最大的部分包括主處理器、無(wú)線Modem、LCD和鍵盤(pán)的背光燈、音頻編解碼器和功率放大器因此在設(shè)計(jì)中如何降低它們的功耗是一個(gè)很重要的問(wèn)題

　　2 低功耗設(shè)計(jì)

　　2.1 降低CPU部分的供電電壓和頻率

　　在數(shù)字集成電路設(shè)計(jì)中CMOS電路的靜態(tài)功耗很低與其動(dòng)態(tài)功耗相比基本可以忽略不計(jì)故暫不考慮其動(dòng)態(tài)功耗計(jì)算公式為：

　　Pd=CTV2f　　　?。?）

　　式中：Pd為CMOS芯片的動(dòng)態(tài)功耗;CT為CMOS芯片的負(fù)載電容;V為CMOS芯片的工作電壓;f為CMOS芯片的工作頻率

　　由式（1）可知CMOS電路中的功率消耗與電路的開(kāi)關(guān)頻率呈線性關(guān)系與供電電壓呈二次平方關(guān)系對(duì)于CPU來(lái)說(shuō)Vcore電壓越高時(shí)鐘頻率越快則功率消耗越大所以在能夠正常滿足系統(tǒng)性能的前提下盡可能選擇低電壓工作的CPU對(duì)于已經(jīng)選定的CPU來(lái)說(shuō)降低供電電壓和工作頻率能夠在總體功耗上取得較好的效果

　　對(duì)于主CPU來(lái)說(shuō)內(nèi)核供電電壓為1.3 V已經(jīng)很小而且其全速運(yùn)行時(shí)的主頻可以完全根據(jù)需要進(jìn)行設(shè)置其內(nèi)部所需的其他各種頻率都是通過(guò)主頻分頻產(chǎn)生主CPU主頻fCPU計(jì)算公式如下：

　　在COMS芯片上為了防止靜電造成損壞不用的引腳不能懸空一般接下拉電阻來(lái)降低輸入阻抗提供泄荷通路需要加上拉電阻來(lái)提高輸出電平從而提高芯片輸入信號(hào)的噪聲容限來(lái)增強(qiáng)抗干擾能力但是在選擇上拉電阻時(shí)必須要考慮以下幾點(diǎn)：

　　a）從節(jié)約功耗及芯片的倒灌電流能力上考慮上拉電阻應(yīng)足夠大以減小電流;

　　b）從確保足夠的驅(qū)動(dòng)電流考慮上拉電阻應(yīng)足夠小以增大電流;

　　c）在高速電路中過(guò)大的上拉電阻會(huì)使信號(hào)邊沿變得平緩信號(hào)完整性會(huì)變差

　　因此在考慮能夠正常驅(qū)動(dòng)后級(jí)的情況下（即考慮芯片的VIH或VIL）盡可能選取更大的阻值智能手機(jī)的低功率損耗設(shè)計(jì)方案" src="/uploadfile/dyg