技術(shù)前沿：低電壓帶隙基準(zhǔn)電壓源的設(shè)計(jì)

0 引言

基準(zhǔn)電壓是數(shù)模混合電路設(shè)計(jì)中一個(gè)不可缺少的參數(shù)，而帶隙基準(zhǔn)電壓源又是產(chǎn)生這個(gè)電壓的最廣泛的解決方案。在大量手持設(shè)備應(yīng)用的今天，低功耗的設(shè)計(jì)已成為現(xiàn)今電路設(shè)計(jì)的一大趨勢(shì)。隨著CMOS工藝尺寸的下降，數(shù)字電路的功耗和面積會(huì)顯著下降，但電源電壓的下降對(duì)模擬電路的設(shè)計(jì)提出新的挑戰(zhàn)。傳統(tǒng)的帶隙基準(zhǔn)電壓源結(jié)構(gòu)不再適應(yīng)電源電壓的要求，所以，新的低電壓設(shè)計(jì)方案應(yīng)運(yùn)而生。本文采用一種低電壓帶隙基準(zhǔn)結(jié)構(gòu)。在TSMC0．13μmCMOS工藝條件下完成，包括核心電路、運(yùn)算放大器、偏置及啟動(dòng)電路的設(shè)計(jì)，并用Cadence Spectre對(duì)電路進(jìn)行了仿真驗(yàn)證。

1 傳統(tǒng)帶隙基準(zhǔn)電壓源的工作原理

傳統(tǒng)帶隙基準(zhǔn)電壓源的工作原理是利用兩個(gè)溫度系數(shù)相抵消來產(chǎn)生一個(gè)零溫度系數(shù)的直流電壓。圖1所示是傳統(tǒng)的帶隙基準(zhǔn)電壓源的核心部分的結(jié)構(gòu)。其中雙極型晶體管Q2的面積是Q1的n倍。

假設(shè)運(yùn)算放大器的增益足夠高，在忽略電路失調(diào)的情況下，其輸入端的電平近似相等，則有：

VBE1=VBE2+IR1 (1)

其中，VBE具有負(fù)溫度系數(shù)，VT具有正溫度系數(shù)，這樣，通過調(diào)節(jié)n和R2/R1，就可以使Vref得到一個(gè)零溫度系數(shù)的值。一般在室溫下，有：

但在0．13μm的CMOS工藝下，低電壓MOS管的供電電壓在1．2 V左右，因此，傳統(tǒng)的帶隙基準(zhǔn)電壓源結(jié)構(gòu)已不再適用。

2 低電源帶隙基準(zhǔn)電壓源的工作原理

低電源電壓下的帶隙基準(zhǔn)電壓源的核心思想與傳統(tǒng)結(jié)構(gòu)的帶隙基準(zhǔn)相同，也是借助工藝參數(shù)隨溫度變化的特性來產(chǎn)生正負(fù)兩種溫度系數(shù)的電壓，從而達(dá)到零溫度系數(shù)的目的。圖2所示是低電壓下帶隙基準(zhǔn)電壓源的核心部分電路，包括基準(zhǔn)電壓產(chǎn)生部分和啟動(dòng)電路部分。

2．1 帶隙基準(zhǔn)源電路

由于放大器的輸入端電平近似相等，故由電流鏡像原理可得到如下等式：

這樣，適當(dāng)選擇R2/R1、R2/R3以及n的值，即可得到低電源電壓下的基準(zhǔn)電平。

基于版圖的設(shè)計(jì)考慮，可選擇n為8，這樣可以更好地實(shí)現(xiàn)三極管的匹配，減小誤差。該電流源使用共源共刪結(jié)構(gòu)，從而可以提高電流拷貝的精度以及減小電源電壓對(duì)Vref的影響，并在一定程度上有利于PSRR。

雖然CMOS工藝中的電阻絕對(duì)值會(huì)有偏差，但這里用到的是電阻的比值，所以要盡可能的做到比值的準(zhǔn)確。具體方法是把R1、R2、R3都用單位電阻并聯(lián)串聯(lián)來表示。版圖設(shè)計(jì)時(shí)，應(yīng)盡量把這些電阻放在一起，并在周圍加上dummy，以最大限度地減小工藝偏差對(duì)電阻比值的影響。

2．2 啟動(dòng)電路

電路開啟前，可將Pup置為0，開關(guān)M1關(guān)斷，反相器輸入端為高電平，開關(guān)M2不開；當(dāng)信號(hào)Pup置為1時(shí)，開關(guān)M1打開，反相器輸入端電壓被拉低，使開關(guān)M2開啟，P點(diǎn)電壓被拉低，帶隙基準(zhǔn)電路部分開始工作，M3隨之開啟；此后由于M3開始工作，電阻Rstup上流過的電流把反相器輸入端電位抬高，超過反相器反向電壓時(shí)。輸出為低電位，開關(guān)M2關(guān)閉，啟動(dòng)電路結(jié)束工作。M3與Rstup的選取是啟動(dòng)電路值得注意的地方，M3鏡像而來的電流與Rstup的阻值乘積得到的電壓值必須在P點(diǎn)電壓穩(wěn)定前足以使反相器輸出低電壓，并使開關(guān)M2關(guān)斷。

3 仿真分析

圖3為基準(zhǔn)電壓幅度隨溫度變化的曲線，可以看到，從-30～100℃，Vref基本在3 mV以內(nèi)波動(dòng)，誤差范圍在5％以內(nèi)。

圖4所示是本設(shè)計(jì)的PSRR仿真結(jié)果。從圖4可以看出，在低頻時(shí)，其PSRR約為-81 dB。

圖5是本設(shè)計(jì)的電源電壓掃描仿真結(jié)果。由圖可見，其電源電壓在1～1．8 V之間，基準(zhǔn)電路都能很穩(wěn)定的輸出約600 mV的電壓基準(zhǔn)值。

4 結(jié)束語

本文給出了一個(gè)低電壓供電時(shí)的帶隙基準(zhǔn)電壓源電路的設(shè)計(jì)方法。該電路通過對(duì)傳統(tǒng)帶隙基準(zhǔn)電路的改進(jìn)，使輸出基準(zhǔn)電壓在600 mV仍然能滿足零溫度系數(shù)。本設(shè)計(jì)基于TSMC 0．13 μmC-MOS工藝。通過仿真，結(jié)果顯示：該電路在-30～100℃范圍內(nèi)的溫度系數(shù)為12×10-6℃，低頻下的PSRR約為-81 dB。在供電為1～1．8 V范圍內(nèi)，電路能夠工作正常，輸出電壓約600 mV。