LDO線性穩(wěn)壓器中高性能誤差放大器設(shè)計(jì)

引　言

近十幾年來(lái)，移動(dòng)電話、掌上電腦、筆記本電腦等便攜式設(shè)備及醫(yī)療、測(cè)試儀器的迅猛發(fā)展拉動(dòng)了具有低壓差、低功耗的LDO(Low Dropout)穩(wěn)壓器的快速發(fā)展。當(dāng)前，LDO穩(wěn)壓器已經(jīng)實(shí)現(xiàn)500mV以下的壓差。在LDO穩(wěn)壓器中，電源是主要的噪聲源。尤其在高頻，電源電壓的變化為系統(tǒng)穩(wěn)定性帶來(lái)的影響更大。誤差放大器是LDO穩(wěn)壓器的重要組成部分，其穩(wěn)定性與整個(gè)LDO穩(wěn)壓器系統(tǒng)的穩(wěn)定性能密切相關(guān)。因此，研究電源電壓變化對(duì) LDO穩(wěn)壓器中誤差放大器的影響是非常必要的。電源抑制比(PSRR)衡量模擬系統(tǒng)對(duì)抗電源噪聲的能力，是放大器一個(gè)非常重要的性能指標(biāo)。

本文設(shè)計(jì)的誤差放大器為帶共源共柵電流鏡負(fù)載的共源共柵差分運(yùn)算跨導(dǎo)放大器。它應(yīng)用在一款超低功耗的LDO線性穩(wěn)壓器中，采用共源共柵差分結(jié)構(gòu)，提高了 PSRR，低頻達(dá)到119dB。同時(shí)，該放大器具有高共模抑制比(CMRR)，低頻達(dá)到106dB，靜態(tài)電流不超過(guò)0.62μA。

OTA的設(shè)計(jì)與仿真

PSRR定義為輸入端到輸出端的電壓增益與電源到輸出端的電壓增益之比，即



Gm(s)和Gmp(s)分別是輸入端到輸出端、電源到輸出端之間的跨導(dǎo)。在LDO線性穩(wěn)壓器中，只有VDD一個(gè)低壓電壓源供電，因此，這里只討論VDD的PSRR。

電流鏡負(fù)載放大器是LDO線性穩(wěn)壓器中誤差放大器的基本結(jié)構(gòu)，如圖1所示。VDD通過(guò)M3、M4，為輸出端引入一個(gè)電流(go4+sCp4)VDD，通過(guò)M3、M1、M2，為輸出端引入一個(gè)電流(go1+sCp1)VDD，則



式中，go為輸出導(dǎo)納，Cp=CGD+CDB。



圖1　基本電流鏡負(fù)載差分電路

對(duì)這種結(jié)構(gòu)的放大器的PSRR進(jìn)行Spice仿真，如圖2所示。從圖2中可以看出，低頻時(shí)的PSRR只能達(dá)到47.6dB，遠(yuǎn)遠(yuǎn)不能達(dá)到LDO線性穩(wěn)壓器的性能要求。從(2)式可以看出，減小M1、M4的輸出導(dǎo)納，可以提高低頻時(shí)的PSRR，減小M1、M4的寄生電容，即減小MOS管的尺寸，可以提高高頻時(shí)的PSRR。



圖2　基本放大器的PSRR



圖3　一種共源共柵差分放大器電路

采用共源共柵結(jié)構(gòu)，可以將輸出導(dǎo)納go減小至原來(lái)的go2/(gm2+gmb2)倍。圖3是本文設(shè)計(jì)的一種應(yīng)用于LDO線性穩(wěn)壓器的差分共源共柵OTA結(jié)構(gòu)。它采用兩級(jí)放大，第一級(jí)(M1～M8)采用共源共柵結(jié)構(gòu)提高PSRR，第二級(jí)(M10、M11)為反相器結(jié)構(gòu)。

按照文獻(xiàn)[1]介紹的方法，對(duì)于圖3的放大器結(jié)構(gòu)，在低頻((f



式中，go1，3≈go2，4。



gox，y為共源共柵輸出端的輸出導(dǎo)納，如前所述gox，y≈goxgoy/(gmy+gmby)。

在高頻，由于各個(gè)MOS管的寄生電容的影響，各級(jí)的輸出阻抗變小，從而使高頻時(shí)的PSRR減小。考慮這些寄生電容的影響，則



從(7)式可知，影響高頻時(shí)PSRR性能的主要是輸出端的M10，因此，在設(shè)計(jì)放大器時(shí)，應(yīng)盡量減小M10的尺寸。



圖4　本設(shè)計(jì)中放大器的PSRR

對(duì)圖3的電路結(jié)構(gòu)進(jìn)行PSRR的Spice仿真，如圖4所示。從圖4中可以看到，在頻率小于1kHz時(shí)，該放大器的PSRR值高達(dá)119dB。因此，該放大器滿足LDO線性穩(wěn)壓器的性能要求。

在圖5所示的LDO線性穩(wěn)壓器的電路結(jié)構(gòu)中，誤差放大器的輸出端連接調(diào)整管(本設(shè)計(jì)中為PMOS管)。為獲得低壓差(Vdrop—out=RonIo)，需要降低調(diào)整管的Ron。為達(dá)到這個(gè)目的，一方面需要增大PMOS晶體管的柵寬;另一方面，需要誤差放大器具有較高的電壓裕度。為獲得高的PSRR，采用共源共柵結(jié)構(gòu)，使電壓裕度減少，輸出電阻增大。輸出電阻的增大，會(huì)使LDO線性穩(wěn)壓器的寄生極點(diǎn)小于系統(tǒng)的UGF，從而影響整個(gè)LDO線性穩(wěn)壓器系統(tǒng)的穩(wěn)定性。因此，在LDO線性穩(wěn)壓器中，雖然引入第二級(jí)放大器降低了高頻時(shí)的PSRR，但為了減弱上述兩方面的影響，引入第二級(jí)緩沖放大器還是必要的。



圖5　LDO線性穩(wěn)壓器的結(jié)構(gòu)



LDO穩(wěn)壓器的PSRR分析與仿真

在LDO線性穩(wěn)壓器中，整個(gè)系統(tǒng)的開(kāi)環(huán)增益(在圖5中斷開(kāi)F處反饋時(shí)的開(kāi)環(huán)增益)決定了低頻時(shí)的PSRR;而高頻時(shí)的PSRR主要受輸出端的輸出導(dǎo)納、輸出電容(很大)及調(diào)整管的柵2漏電容的影響。

圖6是采用本文設(shè)計(jì)的共源共柵放大器的LDO線性穩(wěn)壓器的PSRR Spice仿真結(jié)果。從圖中可以看出，頻率在2kHz以內(nèi)，整個(gè)LDO線性穩(wěn)壓器的PSRR約為99dB。該LDO線性穩(wěn)壓器中的調(diào)整管采用PMOS，因而帶寬較窄。如要增大帶寬，可使用NMOS調(diào)整管，但相應(yīng)地，PSRR值會(huì)下降。



圖6　LDO線性穩(wěn)壓器的PSRR

結(jié)論

本文設(shè)計(jì)了一個(gè)具有高PSRR性能的共源共柵差分運(yùn)算跨導(dǎo)放大器。Spice仿真結(jié)果表明，該放大器對(duì)電源波動(dòng)的抑制能力與普通結(jié)構(gòu)相比有顯著提高，且電路結(jié)構(gòu)簡(jiǎn)單，晶體管數(shù)量少，減小了靜態(tài)電流，完全可滿足超低功耗LDO線性穩(wěn)壓器的性能要求。該電路已經(jīng)成功地應(yīng)用在一個(gè)超低功耗LDO線性穩(wěn)壓器芯片中，市場(chǎng)反映良好。

參考文獻(xiàn):

[1]Steyaert M S J，Sansen W M C. Power supply rejection ratioin operational trans-conductance amplifiers[J]. IEEE Trans Circuits and Systems，1990，37(9):107721080.