基于FPGA的單線LED調(diào)光芯片的設計

1.引言

LED以其使用時間長、大視角、高亮度、色彩斑斕等特點而在近年來迅速的發(fā)展，它是繼白熾燈、高強度放電燈、熒光燈之后第四代新能源。LED屬于P/N結型半導體，它作為一種固態(tài)冷光源，與傳統(tǒng)光源相比，具有耗電量小、環(huán)保、安全可靠、體積小的優(yōu)點。為了加強節(jié)能減排的目，所以各種類型的LED驅(qū)動器中加上調(diào)光的功能是大勢所趨。通常，LED驅(qū)動器的調(diào)光方式有3種：可控硅調(diào)光、模擬調(diào)光、PWM(脈寬調(diào)制)調(diào)光。每種調(diào)光方式都有其優(yōu)點及局限性。為了便于數(shù)字信號控制，本芯片主要采用脈寬調(diào)制(PWM)來調(diào)光。脈沖寬度調(diào)制(PWM)就是脈沖調(diào)制方法中的一種，是指工作頻率恒定(即工作周期不變)，通過改變功率開關管導通時間或截止時間來改變占空比。占空比是指高電平在一個周期之內(nèi)所占的時間比率，通過占空比的調(diào)整使輸出電壓穩(wěn)定的方式。廣泛應用在從測量、通信到功率控制與變換及LED照明等許多領域中。

2.芯片結構框圖

圖1所示為該調(diào)光芯片的結構框圖，其中SDI用于接收數(shù)據(jù)，SDO用于數(shù)據(jù)的向后傳輸，振蕩器為芯片提供時鐘晶振，VLED為芯片提供電源，LDO為一線性穩(wěn)壓器，數(shù)字控制單元包括decode模塊、PWM模塊，OUTR、OUTG、OUTB為芯片的三個輸出端，用于顏色顯示。

?

?

3.芯片的工作原理

本芯片采用單線通訊方式傳輸數(shù)據(jù)，采用歸零碼的方式發(fā)送信號。系統(tǒng)在上電以后，SDI接收從控制器傳輸來的數(shù)據(jù)流，該數(shù)據(jù)流為基于歸零碼的二進制數(shù)據(jù)，當每個芯片接收36bit后，SDO輸出口開始轉(zhuǎn)發(fā)數(shù)據(jù)，為下一個芯片提供輸入數(shù)據(jù)。RGB是工業(yè)界的一種顏色標準，是通過紅(R)、綠(G)、藍(B)三個顏色通道的變化以及它們相互之間的疊加來得到各式各樣的顏色。

系統(tǒng)OUTR、OUTG、OUTB三個PWM輸出端經(jīng)過數(shù)字控制單元，每通道接收到12bit數(shù)據(jù)，每通道有12位PWM灰階控制，有4096灰度等級。每通道發(fā)出相應不同占空比的信號，如果輸入的是RESET信號，系統(tǒng)將接收到的數(shù)據(jù)送LED顯示。

4.主要功能模塊的實現(xiàn)

4.1 decode模塊

該模塊用于數(shù)據(jù)的采集，判斷輸入的數(shù)據(jù)是1還是0，并且將數(shù)據(jù)傳送到R、G、B端口。采用脈沖邊沿檢測法，獲得輸入數(shù)據(jù)的上升沿sdi_posedge和sdi_negedge信號，將一個數(shù)據(jù)周期的高電平時鐘數(shù)、低電平時鐘數(shù)、整個周期的時鐘數(shù)分別存放在high_count、low_count、count_cycle三個寄存器中，在數(shù)據(jù)的下降沿來臨時，將high_count寄存器中的數(shù)據(jù)與count_cycle寄存器右移一位的數(shù)據(jù)進行比較，當high_count中的數(shù)值大于count_cycle右移一位的數(shù)值時，我們判斷此時輸入的數(shù)據(jù)位1，反之為0.將此時獲得的0或者1存儲在8位寄存器data_reg的最后一位，每來一位數(shù)據(jù)下降沿，將sdi_negedge_count寄存器加1，當該寄存器的數(shù)值分別為12、24、36時，將8為寄存器data_reg中的數(shù)據(jù)賦與rdata、gdata、bdata用于PWM模塊的編碼。在sdi_negedge_count為36時，將frame_flag寄存器置1，表示該模塊已經(jīng)接收完數(shù)據(jù)，剩下的信號通過SDO轉(zhuǎn)發(fā)出去。圖2所示為各個寄存器的Modelsim的仿真波形。

?

?

4.2 PWM模塊

該模塊用于將decode模塊采集的數(shù)據(jù)，用于PWM編碼，輸出不同占空比的波形。

圖3中，當來一個時鐘脈沖時，循環(huán)計數(shù)器的輸出增大，寄存器鎖存一個12bit信號，鎖存信號不斷與循環(huán)計數(shù)器的數(shù)據(jù)進行比較，當鎖存信號小于循環(huán)計數(shù)器的輸出時，比較器輸出高電平，否則輸出低電平。

?

?

循環(huán)計數(shù)器循環(huán)一個周期后，向寄存器發(fā)出一個使能信號EN，寄存器鎖存下一個信號。

在每一個計數(shù)器計數(shù)周期，由于輸入的調(diào)制信號的大小不同，比較器輸出端輸出的高電平個數(shù)不一樣，因而產(chǎn)生出占空比不同的脈沖寬度調(diào)制信號。圖4所示為各通道PWM波形。

?

?

5.芯片的級聯(lián)驗證和驗證分析

該芯片采用單線傳輸?shù)姆绞竭M行級聯(lián)，它的特點是：僅用一根數(shù)據(jù)線進行信號傳輸，極大縮小了印刷電路板尺寸，降低了布線的難度，需要外圍器件也少，同時提高了芯片的可靠性和穩(wěn)定性。如圖5所示為該芯片的三顆級聯(lián)工作示意圖。

?

?

數(shù)據(jù)從左側S D I進入第一顆芯片，每個芯片截取36bit數(shù)據(jù)，剩下的數(shù)據(jù)進行轉(zhuǎn)發(fā)，SDO1、SDO2、SDO3分別為前一個芯片的輸出數(shù)據(jù)。

?

?

RTL級代碼編寫完畢之后，用Modelsim進行功能仿真，利用Synopsys公司的DesignCompile進行邏輯綜合，利用Prime time工具進行靜態(tài)時序分析，利用Cadence公司的Silicon Ensemble進行自動布局布線，在經(jīng)過后仿測試，最后完成流片。圖7所示為流片完成后的示波器測試波形圖。

?

?

6.結論

本文利用QuartusII平臺編寫RTL代碼，利用Modelsim仿真軟件進行了功能仿真，最后用示波器測試實物，獲取了理想的波形，基本達到了預期的設計要求，相應的RGB輸出正確的波形。本文至此已基本完成設計的要求，但還需要優(yōu)化代碼，提高可靠性和穩(wěn)定性才可以用于大規(guī)模生產(chǎn)。