解析PCB電路設(shè)計(jì)中布線的EMC

摘要：PCB電路設(shè)計(jì)在生產(chǎn)生活中至關(guān)重要，本文從電磁兼容這一問題出發(fā)，討論PCB電路設(shè)計(jì)，以及在設(shè)計(jì)PCB電路過程中存在的電磁干擾等問題。分析單線，多導(dǎo)體線和元器件的設(shè)置、路線，從而得出關(guān)于PCB電路中布線的一些設(shè)計(jì)規(guī)范和技能。如果將這些原則和規(guī)范使用于電路設(shè)計(jì)的最初環(huán)節(jié)，那么存在于布線中的電磁干擾問題就會被PCB電路設(shè)計(jì)師很快的解決。

所謂PCB(Printed Circuit Board)，實(shí)際上就是印制線路板，它是一種較為重要的電子產(chǎn)品，是電子元器件電氣連接的提供者，在電路元件與電器件之間的銜接上，起重大的作用。是電子元器件的支撐體，對電路元件和器件起支撐作用?？垢蓴_能力的強(qiáng)弱直接受印制線路板設(shè)計(jì)的優(yōu)良影響。因此，線路的設(shè)置安排和抗干擾能力是設(shè)計(jì)師在設(shè)計(jì)線路時必須同時兼顧的。PCB印制線路板根據(jù)電路層數(shù)可分為單面板、雙面板和多層板。常見的多層板一般為4層板或6層板，復(fù)雜的多層板可達(dá)十幾層。

盡管電子工程人員經(jīng)過很多年的設(shè)計(jì)與實(shí)踐，已經(jīng)總結(jié)出了一些規(guī)范和設(shè)計(jì)經(jīng)驗(yàn)，但是截至目前，國家在這一方面并沒有明確的要求和規(guī)則。基于此，實(shí)踐中我們只能在設(shè)計(jì)電路過程中充分的運(yùn)用設(shè)計(jì)原則和相關(guān)規(guī)則，進(jìn)行整體規(guī)劃與設(shè)計(jì)，尤其是進(jìn)行電路的抗干擾設(shè)計(jì)。做到以上這些，就能有效避免電路設(shè)計(jì)實(shí)踐中出現(xiàn)嚴(yán)重的電磁干擾問題，而且還能有效的降低頻率和節(jié)約設(shè)計(jì)成本費(fèi)用，對于有效減少電氣電路設(shè)計(jì)時間具有非常重要的作用。

1 印制電路板中電磁環(huán)境的構(gòu)成

電磁干擾源，耦合途徑和接收器這3個部分組成一個簡單的電磁干擾模型，如圖1所示。

微處理器、微控制器、靜電放電、傳送器以及瞬時功率執(zhí)行元件都是常見的干擾源，在印制線路板中出現(xiàn)的頻率較高。時鐘電路通常情況下在一個微控制系統(tǒng)里是最大的寬帶噪聲發(fā)生器。

傳導(dǎo)耦合和輻射耦合二者共同構(gòu)成了耦合途徑，在印制線路板中發(fā)揮著重要作用。耦合途徑不同，產(chǎn)生的干擾問題也就自然不同。比如：1)互感在導(dǎo)線之中頻頻發(fā)生，同時電容處于部分狀態(tài)下時，也可能會大幅度上升;2)印制板導(dǎo)線串?dāng)_;3)高頻信號經(jīng)印制導(dǎo)線時所產(chǎn)生的高頻電磁場;4)因時鐘信號而導(dǎo)致的電磁輻射干擾現(xiàn)象;5)反射干擾;6)因一系列操作不當(dāng)產(chǎn)生的干擾?？傊?，許多物件都有可能成為敏感元件，包括電子元件和導(dǎo)線。要想整體把握板子的整體布局和元器件的位置就需要在布線上面下功夫，只有合理的布線和達(dá)到電磁兼容性標(biāo)準(zhǔn)才是實(shí)現(xiàn)這一目的最佳途徑。

2 印制線路板中單根走線

PCB電路設(shè)計(jì)中，差分走線耦合較小，只占10～20%的耦合度，更多的還是對地的耦合。當(dāng)?shù)仄矫姘l(fā)生不連續(xù)時。無參考平面區(qū)域，差分走線耦合會提供回流通路。

PCB布線中要求避免直角走線的出現(xiàn)。直角走線對信號有著負(fù)面影響，因此PCB中的走線一般采用具有45度拐角或圓弧拐角線。直角走線和非直角走線的差異主要有：1)拐角能等效為傳輸線上得容性負(fù)載，減少上升的時間;2)拐角也能抵御因不持續(xù)而造成的信號反射;3)電磁干擾會因直角尖端產(chǎn)生。

不同的拐角線，角度上具有明顯的差異性。圖2運(yùn)用了FDTD數(shù)值方法進(jìn)行試驗(yàn)，通過模擬對反射傳輸特性和反射特性這二者進(jìn)行對比。在45度外斜切面拐角線反射性與傳輸性能上，優(yōu)于其他兩種拐角線。這3種走線形式比圓弧的拐角線要差，但是弧度的刻劃成本比較高。這是因?yàn)閳A弧的刻劃要求精湛的制版技術(shù)。精湛的技術(shù)必然會引起成本的增加，因此通常在選擇走線時，會將目光停留在45度外斜切面拐角線上。

3 對多導(dǎo)體傳輸線在應(yīng)用中的串?dāng)_探析

傳送信號和機(jī)器的運(yùn)作頻率在PCB電路設(shè)計(jì)中要注意適度原則，如果達(dá)到兆赫級，那么對線路的干擾就很嚴(yán)重。走線間的干擾形成的主要原因是串?dāng)_問題。PCB電氣電路設(shè)計(jì)過程中，應(yīng)當(dāng)適當(dāng)?shù)亓粢庖幌麓當(dāng)_問題，盡可能地減少布線串?dāng)_問題出現(xiàn)。實(shí)踐中可以看到，若發(fā)生串?dāng)_現(xiàn)象，通常至少會有3個導(dǎo)體和兩個線攜帶信號。如圖3所示，而第3條導(dǎo)線只是作為一種參考而言。

實(shí)踐中可以看到，源和受干擾電路之間的作用，通常會產(chǎn)生一種VS，該作用下的zs、zL會產(chǎn)生感應(yīng)電壓和電流，其zs和源相互聯(lián)系，而zL主要與負(fù)載端相互聯(lián)系。

為減少干擾現(xiàn)象的出現(xiàn)，筆者特提出以下建議和設(shè)計(jì)規(guī)劃：1)以功能作為主要依據(jù)的邏輯器件，對總線結(jié)構(gòu)進(jìn)行控制;2)元件物理距離最小化;3)布線走線長度應(yīng)嚴(yán)格控制;4)元件既要與I/o接口遠(yuǎn)離，又要盡可能地避開數(shù)據(jù)干擾;5)確保阻抗受控走線路徑的準(zhǔn)確性，通常頻波能量較大一些的走線應(yīng)當(dāng)注意考慮;6)提供一些相交性的走線，以確保走線之間有適當(dāng)?shù)木嚯x，確保電感耦合最小化;7)緊挨著的布線層應(yīng)當(dāng)垂直，這樣可以減小層間電容耦合;8)加強(qiáng)信號與地面之間的間隔和距離控制;9)布線層要單獨(dú)隔開，必須以相同軸線布線，確保布線層分置預(yù)實(shí)心平面結(jié)構(gòu)之中。

4 印制線路板內(nèi)部元器件的走線分布

通常情況下，功能單元與設(shè)備滿足電磁兼容性要求，主要是由電路的基本元件滿足電磁特性的程度決定。

選擇電磁元件時，電磁特性和電路裝配是必須考慮的兩個因素，否則選出的電磁元件是劣質(zhì)的。這主要是因?yàn)檫h(yuǎn)離基頻的元件響應(yīng)特性決定了電磁兼容性是否實(shí)現(xiàn)。大多情況下，對外響應(yīng)(比如引線的長度)和元件之間耦合的程度由電路裝配決定。需要注意以下幾點(diǎn)。

PCB大小是首先要考慮到的一個因素。PCB尺寸要適中，過大過小都不合要求。如果太過，則印制時需有很多的線條，以此來增加阻抗、下挫抗噪聲性能，然其成本會隨之增加;如果太小，則缺乏散熱能力，受干擾對象便會擴(kuò)展至相鄰的線條?；诖?，在確定特殊元件的位置之前，應(yīng)當(dāng)充分地測量PCB實(shí)際規(guī)格和尺寸;以電路功能為基礎(chǔ)，對電路中的所有元器件統(tǒng)一的規(guī)劃和調(diào)整。實(shí)際操作過程中，為了能夠最