基于FPGA的步進(jìn)電機(jī)優(yōu)化控制方案

該控制系統(tǒng)中采用總線控制方式，利用片選信號(hào)依次控制4路PWM鎖存器的通斷，這樣可以簡(jiǎn)化硬件電路和軟件設(shè)計(jì)。以A相控制為例，當(dāng)片選A為高電平而其他幾路片選為低時(shí)，A路PWM鎖存器工作而其他幾路PWM鎖存器休眠。根據(jù)公式(8)計(jì)算出細(xì)分的電流分配系數(shù)，進(jìn)而轉(zhuǎn)化成控制PWM信號(hào)的占空比，同時(shí)開(kāi)通幾路鎖存器，通過(guò)鎖存器輸出驅(qū)動(dòng)步進(jìn)電機(jī)。

3 步進(jìn)電機(jī)細(xì)分控制軟件的設(shè)計(jì)

本設(shè)計(jì)中采用QuartusⅡ軟件開(kāi)發(fā)平臺(tái)和Verilog設(shè)計(jì)語(yǔ)言進(jìn)行控制軟件的設(shè)計(jì)。系統(tǒng)中需要在FPGA內(nèi)利用線性反饋移位寄存器(Linear Feedback Shift Registers)來(lái)實(shí)現(xiàn)隨機(jī)數(shù)的產(chǎn)生，控制步進(jìn)電機(jī)的隨機(jī)取樣轉(zhuǎn)動(dòng)，本系統(tǒng)中最核心的PWM控制模塊設(shè)計(jì)如下：

4 系統(tǒng)測(cè)試

系統(tǒng)設(shè)計(jì)完成后，對(duì)整個(gè)系統(tǒng)進(jìn)行測(cè)試和檢驗(yàn)。PWM控制系統(tǒng)的仿真結(jié)果如圖5所示，觀察仿真輸出波形可知控制脈沖輸出正確。將程序固化到FPGA硬件中之后，將被控的四相反應(yīng)式步進(jìn)電機(jī)連接上，并通過(guò)串口將FPGA與上位機(jī)相連，由上位機(jī)輸出命令控制步進(jìn)電機(jī)的轉(zhuǎn)速、轉(zhuǎn)向、轉(zhuǎn)動(dòng)角度等。

5 結(jié)語(yǔ)

驗(yàn)證結(jié)果表明，該控制系統(tǒng)實(shí)現(xiàn)了步進(jìn)電機(jī)等步距角的16級(jí)細(xì)分，并通過(guò)人機(jī)交互實(shí)現(xiàn)了任意改變各相順序的主要技術(shù)指標(biāo)，控制精度高，可靠性強(qiáng)。