基于FPGA和STM32的CAN總線運動控制器設(shè)計

摘要：運用低功耗COrtex—M3微控制器STM32F103VBT6和FPGA芯片設(shè)計一種基于CAN總線的運動控制器。介紹系統(tǒng)的體系結(jié)構(gòu)、主要硬件設(shè)計和軟件結(jié)構(gòu)。利用FPGA高速處理能力實現(xiàn)控制算法，與外界通信采用STM32和CAN總線技術(shù)，系統(tǒng)穩(wěn)定可靠，另外，將設(shè)計好的FPGA程序或是C程序進行封裝，系統(tǒng)的可移植性強。

關(guān)鍵詞：STM32;FPGA;CAN總線;運動控制

如今，運動控制正朝著高速度、高精度、開放式的方向發(fā)展，從而對執(zhí)行部件提出了更高的要求。過去的運動控制器主要是基于單片機或者PLC加上分立數(shù)字電路設(shè)計，受制于器件本身的性能，導(dǎo)致電路執(zhí)行速度慢、體積龐大、集成程度低，升級難度大。而采用微處理器、DSP、FPGA等現(xiàn)代手段構(gòu)成的只能控制系統(tǒng)是新一代運動控制發(fā)展的方向。本文對基于FPGA的嵌入式運動控制器進行了研究，并應(yīng)用了CAN總線，使硬件接口簡單、實時性強、靈活度高，有很強的實用價值。

1 總體方案設(shè)計策略

本系統(tǒng)以意法半導(dǎo)體體公司生產(chǎn)的基于Cortex—M3處理器STM32F103VBT6芯片核心進行通信、數(shù)據(jù)的存儲以及鍵盤掃描和LCD顯示，它集成了CAN、SPI、USB、USART控制器，滿足系統(tǒng)的設(shè)計要求，簡化的系統(tǒng)的實現(xiàn)過程，豐富的函數(shù)庫大大縮短了用戶的開發(fā)周期。而FPGA作為系統(tǒng)主要的執(zhí)行機構(gòu)，利用其高速性進行算法實現(xiàn)、速度控制和位置控制，系統(tǒng)的整體構(gòu)造如圖1所示。

?

?

2 運動控制器的功能模塊設(shè)計

為了滿足整個系統(tǒng)的運轉(zhuǎn)，運動控制主要由通信和數(shù)據(jù)處理兩部分構(gòu)成，通信和數(shù)據(jù)存儲由STM32負(fù)責(zé)進行，出于數(shù)據(jù)運算的復(fù)雜性和實時性，F(xiàn)PGA處理算法的實現(xiàn)。本設(shè)計相對龐大，模塊不一一介紹。

2.1 CAN通信模塊的設(shè)計

2.1.1 硬件設(shè)計

bxCAN是STM32內(nèi)置的CAN控制器，支持2.0A和2.0B CAN協(xié)議，波特率最高可達可達到1 Mbit/s，包含3個發(fā)送郵箱，3級深度的2個接收FIFO，14個可變位寬的過濾器組，支持時間觸發(fā)通信模式，它的設(shè)計目標(biāo)是以最小的CPU負(fù)荷來高效處理大量收到的報文，它也支持報文發(fā)送的優(yōu)先級要求(優(yōu)先級特性可軟件配置)。CAN硬件設(shè)計如圖2所示。

?

?

以CTM8251作為收發(fā)芯片，它不僅能完成收發(fā)功能，還具有DC2500V的隔離功能，使系統(tǒng)與外界隔離開來，簡化了CAN外圍的硬件設(shè)計，提高了系統(tǒng)的性價比，圖中120 Ω的電阻為可選用的終端匹配電阻，假如網(wǎng)絡(luò)中已經(jīng)存在一對匹配電阻，則該電阻可以不使用，其中B82790是個共模扼流線圈，作用是抑制共模干擾平衡差分信號的傳輸;本設(shè)計中采用比較常用的撥碼開關(guān)電路設(shè)置CAN網(wǎng)絡(luò)的ID地址和波特率;LED作為通信狀態(tài)指示。

2.1.2 軟件設(shè)計

針對STM32對外設(shè)的設(shè)置，我們只需要對相應(yīng)的參數(shù)進行適當(dāng)?shù)呐渲镁湍軡M足設(shè)計的要求，軟件部分主要任務(wù)只要進行CAN初始化和數(shù)據(jù)發(fā)送即可。本設(shè)計初始化模塊中只需要對CAN工作方式進行配置，而不需要對過濾器進行特殊的配置，部分初始化程序如下：

?

?

工作方式配置中最主要的是波特率的配置，本設(shè)計中采用AHB1作為CAN時鐘為36 MHz，所以要得到1 Mbit/s的波特率進行了以上的設(shè)置，即SJW=tq，BS1=3tq，BS2=5tq，CAN_Prescaler=4，所以波特率的計算如下：

?

?

?

?

2.2 FPGA電路的設(shè)計

FPGA電路主要實現(xiàn)運動控制的相關(guān)算法，包括加減速算法、檢測裝置算法、插補算法等算法的實現(xiàn)，是整個設(shè)計的關(guān)鍵部分，硬件設(shè)計主要包括FPGA的供電電路、時鐘電路和配置電路，都是相對比較常規(guī)的電路，在這里不做介紹，文中主要介紹相關(guān)算法的實現(xiàn)。

2.2.1 加減速模塊

為了在電機啟動時為了在電機啟動時，避免電機在運行以及換速的過程中產(chǎn)生沖擊、超程、失步和振蕩等一些我們不想見到的現(xiàn)象。為了使執(zhí)行機構(gòu)能夠平穩(wěn)和準(zhǔn)確的定位，這就要求電機在開機到電機的速度達到給定的進給速度的過程中有一個加減速的過程，使其能夠平滑的過渡。避免速度的突變給電機帶來損傷。

S型曲線加減速是比較理想的控制加減速方法，但如何保證構(gòu)造的曲線平滑、精確成為很多算法工程師研究的重點。如圖3所示，在加速的過程中，有3個不同的加速度區(qū)域。在開始階段，加速度是按線性方式以一定的加速度率K從0增加到固定的加速度值A(chǔ)。也就是說，這時驅(qū)動速度在a區(qū)域是按拋物線的方式增長;接著在b區(qū)域中，驅(qū)動速度是以一個恒定的加速度增長;最后，在c區(qū)域中，加速度則按照加速度率K線性減少到0。這樣，S曲線的加速度過程就可以看作是由a，b，c 3個區(qū)域構(gòu)成的。在減速的過程中，同加速過程一樣，d，e，f區(qū)域中也是按拋物線的方式減速。

?

?

基于此本設(shè)計構(gòu)造的速度、加速度、時間的對應(yīng)函數(shù)如下：

?

?

S加減速在FPGA中的實現(xiàn)，如圖4所示。在已知給定加速度A、加速度率K、初速度V0、以及進給速度V和總的pwm脈沖數(shù)的情況下，就可以得到S加減速曲線。

?

?

圖5為本設(shè)計在Quartus II中的仿真波形，為了加快仿真的速度，特意在仿真而前對某些參數(shù)進行了修改。

?

?

本系統(tǒng)的加減速模塊的構(gòu)造滿足速度和加速度曲線的構(gòu)造滿足速度變化平穩(wěn)，加速連續(xù)等條件，起始和終止速度與要求速度一致，加速度為0，加速度率K可以根據(jù)實際需要隨時調(diào)整，通用性很好。

2.2.2 光電編碼器模塊

本系統(tǒng)采用的閉環(huán)控制，反饋信號的精度直接影響定位、測速，在此采用增量是編碼器進行定位控制，增量式編碼器主要是利用兩個相差90度的方波信號A和B，和零位脈沖信號Z進行角位移和方向判斷(如圖6所示)，從而達到了檢測位置的目的，此外，我們將A或B信號四倍頻，則計數(shù)脈沖的周期將減小到T/4，從而使角位移測量精度提高4倍。四倍頻后的編碼器信號，需經(jīng)計數(shù)器計數(shù)后，才能轉(zhuǎn)化為相對位置。由兩個與非門、一個非門邏輯、D觸發(fā)器組成傳統(tǒng)的波形轉(zhuǎn)換電路，通過它來將A相、B相脈沖轉(zhuǎn)換成正向計數(shù)信號dz、反向計數(shù)信號df和方向(dir)信號，通過正反方向的數(shù)字信號加減完成最終的計數(shù)，最終的仿真數(shù)據(jù)如圖7所示。

?

?

?

?

3 結(jié)束語

本課題研究是基于某品牌雕刻機控制系統(tǒng)設(shè)計進行的總結(jié)，旨在建立一種通用的運動控制器，通過該運動控制器以及系統(tǒng)其它部分的協(xié)同工作，整個控制系統(tǒng)實時性、可靠性好，滿足了控制要求。通信非常穩(wěn)定，相關(guān)算法還有待優(yōu)化。