一款基于FPGA和DDS的數(shù)字調(diào)制信號發(fā)生器設計

摘要：為了提高數(shù)字調(diào)制信號發(fā)生器的頻率準確度和穩(wěn)定度，并使其相關技術參數(shù)靈活可調(diào)，提出了基于FPGA和DDS技術的數(shù)字調(diào)制信號發(fā)生器設計方法。利用Matlab/Simulink、DSP Builder、QuartusⅡ3個工具軟件，進行基本DDS建模，然后在DDS模塊的基礎上，通過單片機等電路組成的控制單元的邏輯控制作用，根據(jù)通信系統(tǒng)中數(shù)字調(diào)制方式的基本原理，設計并實現(xiàn)了數(shù)字調(diào)制信號發(fā)生器，從而實現(xiàn)二進制頻移鍵控(2FSK)、二進制相移鍵控(2PSK)和二進制幅移鍵控(2ASK)3種基本的二進制數(shù)字調(diào)制。所得仿真結果表明設計方法的正確性和實用性。

關鍵詞：數(shù)字調(diào)制信號;直接數(shù)字頻率合成器;FPGA;DSP Builder

信號發(fā)生器種類很多，按是否利用頻率合成技術來分，可分為非頻率合成式信號發(fā)生器與頻率合成式信號發(fā)生器。其中頻率合成式信號發(fā)生器的頻率準確度和穩(wěn)定度都很高，且頻率連續(xù)可調(diào)，是信號發(fā)生器的發(fā)展方向。頻率合成技術發(fā)展很快，先后經(jīng)歷了：直接模擬頻率合成技術、鎖相頻率合成技術(PLL)、直接數(shù)字式頻率合成技術(DDS)和混合式頻率合成技術。模擬頻率合成的信號發(fā)生器電路硬件結構復雜，體積大，價格昂貴，不便于集成化;PLL易于集成化，體積小，結構簡單，功耗低，價格低，而且具有極寬的頻率范圍和十分良好的寄生信號抑制特性，但頻率切換時間相對較長，相位噪聲較大;DDS是基于取樣技術和數(shù)字計算技術來實現(xiàn)數(shù)字合成，產(chǎn)生所需頻率的正弦信號，極易實現(xiàn)頻率和相位控制，且切換時間快，尤其適于合成任意波形，集成度高，體積小，其因頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點而成為現(xiàn)代頻率合成技術中的佼佼者。直接模擬式、鎖相環(huán)式和直接數(shù)字式頻率合成技術都有其優(yōu)缺點，單獨使用任何一種方法，有時也很難滿足要求。此時可將這幾種方法綜合應用，即為混合式頻率合成技術。而隨著微電子技術和EDA技術的深入研究及發(fā)展，DDS技術更是得到了飛速的發(fā)展，同時，基于現(xiàn)場可編程邏輯門陣列(FPGA)的設計具有靈活、速度快等優(yōu)點。因此，本文將基于DDS技術，應用Altera公司推出的DSP Builder和QuartusⅡ軟件進行基本DDS建模，然后在DDS模塊的基礎上，通過單片機等電路組成的控制單元的邏輯控制作用，完成一個基于FPGA硬件平臺的數(shù)字調(diào)制信號發(fā)生器的設計與實現(xiàn)。使其具有頻率分辨率高、準確度和穩(wěn)定度高、抗干擾能力強、相關技術參數(shù)靈活可調(diào)等優(yōu)點。

1 DDS及數(shù)字調(diào)制方式的基本原理

1.1 DDS的基本原理

直接數(shù)字頻率合成器(Direet Digital Frequencv Synthesizer-DDS)是一種基于全數(shù)字技術，從相位概念出發(fā)直接合成所需波形的一種頻率合成技術。DDS頻率合成器具有以下優(yōu)良的性能：工作頻率范圍很寬;極高的頻率分辨力;極短的頻率轉換時間;任意波形輸出能力;數(shù)字調(diào)制性能好等。

以合成正弦信號為例說明DDS的基本原理。對于一個正弦信號可表示如下：

Sout=Asin(ωt)=Asin(2πfoutt) (1)

其中：Sout為正弦信號，fout為正弦信號的頻率。上式正弦信號表示對于時間t是連續(xù)的，為了用數(shù)字邏輯實現(xiàn)該表達式，需要進行離散化處理。用基準時鐘進行fclk采樣，令正弦信號的相位為：θ=2πfoutt，在一個基準時鐘周期Tclk內(nèi)，相位的變化量為：

由上所述，只要將相位的量化值進行累加運算，就可以得到正弦信號的當前相位值θk。其中用于累加的相位增量量化值B△θ決定了信號的輸出頻率fout，而且為簡單的線性關系。這就是直接數(shù)字合成器DDS的設計原理。

圖1所示為一個基本的DDS結構，主要由相位累加器(PD)、相位調(diào)制器、正弦查找表(波形存儲器ROM)、數(shù)模轉換器(DAC)等構成。相位累加器是DDS的核心部件，其輸入是相位增量B△θ，由于與輸出頻率fout成線性關系，故相位累加器的輸入又可以稱為頻率字輸入，事實上，當系統(tǒng)基準時鐘頻率fclk為2N時，B△θ就等于fout。相位累加器在基準時鐘的作用下進行相位累加，當累加滿時產(chǎn)生一次溢出，就完成一個周期的信號合成。

相位調(diào)制器接收相位累加器的相位輸出，在這里加上一個相位偏移值，主要用于信號的相位調(diào)制，如PSK(相移鍵控)，不使用時可以去掉該部分，或者加一個固定的相位字輸入。

正弦查找表進行波形的相位到幅度的轉換，它的輸入是相位調(diào)制器的輸出，也就是波形存儲器的地址值，其輸出送往數(shù)模轉換器，轉化成模擬信號，再經(jīng)低通濾波器濾除其中的高頻成分，將其變成光滑的正弦波輸出。

由于相位調(diào)制器的輸出數(shù)據(jù)位寬M也是波形存儲器的地址位寬，由于受數(shù)模轉換器位數(shù)的限制，因此在實際的DDS結構中Ⅳ雖然很大，而M總為10位左右。

1.2 數(shù)字調(diào)制方式的基本原理

用數(shù)字基帶信號將載波信號變換為數(shù)字帶通信號(已調(diào)信號)，以使數(shù)字信號在帶通信道中傳輸，其過程叫做數(shù)字調(diào)制(digital modulat ion)。一般數(shù)字調(diào)制跟模擬調(diào)制的基本原理相同，但是數(shù)字信號具有離散取值的特點。因此數(shù)字調(diào)制技術有兩種方法：一是利用模擬調(diào)制方式去實現(xiàn)數(shù)字式調(diào)制;二是利用數(shù)字信號的離散取值特點通過開關鍵控載波，從而實現(xiàn)數(shù)字調(diào)制。這種方法通常稱為鍵控法，比如對載波的幅度、頻率和相位進行鍵控，即可得到幅移鍵控(ASK)、頻移鍵控(FSK)和相移鍵控(PSK)3種基本的數(shù)字調(diào)制信號。而數(shù)字信息有二進制和多進制之分，因此數(shù)字調(diào)制可分為二進制調(diào)制和多進制調(diào)制。在二進制調(diào)制中，信號參量只有兩種可能的取值。當調(diào)制信號是二進制數(shù)字基帶信號時，這種調(diào)制稱為二進制數(shù)字調(diào)制。在二進制數(shù)字調(diào)制中，載波的幅度、頻率和相位只有兩種變化狀態(tài)，相應的調(diào)制方式有二進制幅移鍵控(2ASK)、二進制頻移鍵控(2FSK)和二進制相移鍵控(2PSK)。

根據(jù)以上數(shù)字調(diào)制方式的基本原理，基于FPGA和DDS技術，利用DSP Builder工具軟件，即可設計并實現(xiàn)數(shù)字調(diào)制信號發(fā)生器。

2 數(shù)字調(diào)制信號發(fā)生器設計

2.1 系統(tǒng)結構圖

數(shù)字調(diào)制信號發(fā)生器系統(tǒng)結構圖如圖2所示。

2.1.1 控制單元

控制單元部分主要完成數(shù)據(jù)的輸入及控制等功能。為了使所設計的數(shù)字調(diào)制信號發(fā)生器具有抗干擾能力強、相關技術參數(shù)靈活可調(diào)等優(yōu)點，此單元以單片機為中心，配以其他輔助電路，其控制作用通過匯編語言編程后下載到單片機來完成，即分別實現(xiàn)對DDS的3個輸入頻率字、相位字及幅度字進行鍵控選擇，從而實現(xiàn)頻移鍵控(FSK)、相移鍵控(PSK)和幅移鍵控(ASK)3種基本的數(shù)字調(diào)制，反映載波信號的頻率、相位及幅度變化特征，最終得到FSK、PSK、ASK的數(shù)字調(diào)制信號。

2.1.2 DDS模塊

DDS模塊是本系統(tǒng)的關鍵，圖2中DDS模塊里的DDS基本結構圖如圖1所示，采用FPGA實現(xiàn)。

2.2 基于DDS的數(shù)字調(diào)制信號發(fā)生器設計

首先，利用Matlab和DSP Builder設計出基本DDS模型，再基于DDS子系統(tǒng)，利用其產(chǎn)生的正弦信號作為載波信號，以二進制數(shù)字基帶信號為調(diào)制信號，實現(xiàn)二進制數(shù)字調(diào)制信號，進而在控制單元的作用下實現(xiàn)二進制頻移鍵控(2FSK)、二進制相移鍵控(2PSK)和二進制幅移鍵控(2ASK)3種基本的二進制數(shù)字調(diào)制，最后完成基于FPGA的數(shù)字調(diào)制信號發(fā)生器的設計。

圖3為數(shù)字調(diào)制信號系統(tǒng)模型。其中控制單元實現(xiàn)頻率字、相位字及幅度字等數(shù)據(jù)。

輸入及數(shù)字調(diào)制方式的選擇等功能。

此模型的核心是DDS子系統(tǒng)，其具體結構如圖4所示。DDS子系統(tǒng)共有3個輸入，分別是32位頻率字輸入、10位相位字輸入、10位幅度字輸入;一個10位DDSout輸出。通過改變相位字輸入、頻率字輸入及幅度字輸入，即可獲得所需輸出波形。

通過控制單元可依次實現(xiàn)2ASK、2PSK、2FSK調(diào)制。若圖3中譯碼器輸入為00，可實現(xiàn)2PSK的數(shù)字調(diào)制，圖5為2PSK模型設計圖。

由圖可知，利用二選一多路數(shù)字選擇器(n-to-1Multiplexer)模塊對基本DDS模型的相位字進行鍵控，即在控制單元的作用下對所輸入的兩個相位字進行選擇就可以實現(xiàn)2PSK調(diào)制。如圖6所示2PSK調(diào)制的仿真波形。

同理，若圖3中譯碼器輸入為01，可實現(xiàn)2FSK的數(shù)字調(diào)制，圖7為2FSK模型設計圖。利用二選一多路選擇器模塊對基本DDS模型的頻率字進行鍵控，即對兩個頻率字(相位增量)進行選擇就可以實現(xiàn)2FSK調(diào)制。如圖8所示為2FSK調(diào)制的仿真波形。

進而，將圖3中譯碼器輸入設為10，可實現(xiàn)2ASK的數(shù)字調(diào)制，圖9為2ASK模型設計圖，即利用二選一多路選擇器對基本DDS模型的幅度字進行鍵控，從而實現(xiàn)對兩個幅度字的選擇，并采用乘法器(Product)來完成2ASK調(diào)制，如圖10所示為2ASK調(diào)制的仿真波形。

3 數(shù)字調(diào)制信號發(fā)生器硬件實現(xiàn)

建模算法仿真完成后，選擇讓DSP Builder自動調(diào)用QuartusII軟件，完成綜合(Synthesis)、網(wǎng)表生成(ATOM Netlist)、QuartusII適配，最后通過QuartusII在FPGA上完成硬件實現(xiàn)后，經(jīng)DAC進行模數(shù)轉換，再經(jīng)低通濾波器后，可以在示波器上看到一致的波形輸出。

4 結束語

文中基于FPGA和DDS技術，利用Matlab/Simulink、DSPBuilder、QuartusⅡ3個工具軟件進行基本DDS建模，在DDS模塊的基礎上，根據(jù)數(shù)字調(diào)制方式的基本原理，通過單片機等電路組成的控制單元的邏輯控制作用，設計并實現(xiàn)了數(shù)字調(diào)制信號發(fā)生器，其具有頻率分辨率高、穩(wěn)定度高、抗干擾能力強、相關參數(shù)靈活可調(diào)等優(yōu)點，而且設計方法方便實用。