基于SmartFusion2的溫度采集系統(tǒng)簡(jiǎn)單應(yīng)用設(shè)計(jì)

0 引言

Internet的快速發(fā)展和成功促進(jìn)了以太網(wǎng)(Ethernet)技術(shù)的發(fā)展和應(yīng)用的擴(kuò)展，所涉及的領(lǐng)域十分廣泛，如傳統(tǒng)的工業(yè)控制、信息家電、智能家居、安全監(jiān)控、樓宇自動(dòng)化、醫(yī)療、環(huán)境監(jiān)測(cè)等。大多數(shù)的數(shù)據(jù)采集設(shè)備的通信接口符合UART 通信標(biāo)準(zhǔn)。這種通信方式的數(shù)據(jù)傳輸半徑十分有限，并不能滿足遠(yuǎn)距離傳輸?shù)男枨?，并且不能接入Internet.因此數(shù)據(jù)的交互接入Internet 就顯得非常重要了。

1 系統(tǒng)的總體方案及各主要模塊設(shè)計(jì)

系統(tǒng)以Microsemi(Actel)公司的基于FLASH 架構(gòu)的SoC FPGA 產(chǎn)品SmartFusion2器件為核心[1].系統(tǒng)通過(guò)Fabric架構(gòu)實(shí)現(xiàn)多路UART對(duì)外相應(yīng)數(shù)據(jù)進(jìn)行采集，進(jìn)行并/串轉(zhuǎn)換寫入Fabric 的雙端口RAM.SmartFu-

sion2的ARM Cortex-M3子系統(tǒng)經(jīng)過(guò)AHB/APB總線矩陣以AHB/APB 方式訪問(wèn)Fabric 的RAM,將得到的數(shù)據(jù)經(jīng)過(guò)Ethernet以網(wǎng)頁(yè)的形式在PC上顯示。反之，以同樣的路徑將主控的指令傳輸?shù)酵獠康慕K端設(shè)備。PC機(jī)端以網(wǎng)頁(yè)形式實(shí)現(xiàn)數(shù)據(jù)交互。網(wǎng)頁(yè)存放于SmartFusion2 內(nèi)部FLASH,內(nèi)核Cortex-M3 基于實(shí)時(shí)操作系統(tǒng)(FreeR-

TOS)管理任務(wù)，IP 采用靜態(tài)方式，內(nèi)核Cortex-M3 與Fabric采用AHB方式通信[2-3].系統(tǒng)設(shè)計(jì)結(jié)構(gòu)框圖如圖1所示。

系統(tǒng)硬件的設(shè)計(jì)可分為三個(gè)主要模塊，分別為PHY 物理層模塊，SoC 的Cortex-M3 內(nèi)核及FPGA 系統(tǒng)，UART模塊的數(shù)據(jù)采集系統(tǒng)。

1.1 PHY模塊

PHY 即物理層(Physical Layer)。物理層協(xié)議可定義電氣信號(hào)標(biāo)準(zhǔn)、連線的狀態(tài)、時(shí)鐘信號(hào)的要求、數(shù)據(jù)編碼的格式和數(shù)據(jù)傳輸所用的連接器等。物理層通過(guò)一個(gè)定義好的接口與數(shù)據(jù)鏈路層進(jìn)行通信。比如MAC 可以利用標(biāo)準(zhǔn)的介質(zhì)無(wú)關(guān)性接口( MII接口)與PHY進(jìn)行數(shù)據(jù)交換通信。PHY還有個(gè)重要的功能就是實(shí)現(xiàn)以太網(wǎng)的CSMA/CD 部分功能，這是硬件上實(shí)現(xiàn)的。它可以檢測(cè)到網(wǎng)絡(luò)鏈路上是否有數(shù)據(jù)正在傳送，如果有數(shù)據(jù)在傳送中則進(jìn)行等待，當(dāng)檢測(cè)到網(wǎng)絡(luò)空閑，就再等待一定的時(shí)間(不同的PHY會(huì)有不同)后對(duì)數(shù)據(jù)進(jìn)行傳送。倘若兩塊網(wǎng)卡碰巧是同時(shí)發(fā)送數(shù)據(jù)，這將造成沖突，這時(shí)PHY 內(nèi)部的沖突檢測(cè)結(jié)構(gòu)可以檢測(cè)到?jīng)_突的發(fā)生，然后兩邊各自等待一定的時(shí)間進(jìn)行重發(fā)數(shù)據(jù)。

PHY 的電路圖連接圖如圖2 所示。KSZ8051 采用MII與SmartFusion2相連，由于MII兼容RMII接口，因此程序也可配置為RMII模式。Management采用2個(gè)引腳連接，分別為MDC 和MDIO,MII 的時(shí)鐘由PHYKSZ8051 提供，KSZ8051 的時(shí)鐘來(lái)自外部25 MHz 晶振。媒體連接采用RJ 45,兼容10 Mb/s和100 Mb/s.

1.2 SoC中的Cortex-M3模塊

系統(tǒng)使用Cortex-M3 中的MAC 模塊，如圖3 所示。

通過(guò)AHB控制Ethernet MAC模塊，對(duì)于MAC的配置是使用其內(nèi)部的寄存器，可以配置不同的接口模式，不同的速度。本系統(tǒng)配置為MII接口，100 Mb/s速度。

MAC(Media Access Control,媒體訪問(wèn)控制子層協(xié)議)，主要負(fù)責(zé)控制和連接物理層。在發(fā)送數(shù)據(jù)的時(shí)候，MAC 協(xié)議可以事先判斷現(xiàn)在是否可以發(fā)送數(shù)據(jù)，如果可以發(fā)送則將給數(shù)據(jù)加上一些控制信息，最終將數(shù)據(jù)及附帶的控制信息以規(guī)定的格式發(fā)送到物理層;在接收數(shù)據(jù)的時(shí)候，MAC 協(xié)議首先判斷輸入的信息是否發(fā)生傳輸錯(cuò)誤，如果沒(méi)有錯(cuò)誤，則去掉控制信息發(fā)送至邏輯鏈路層(LLC)層。以太網(wǎng)MAC 協(xié)議由IEEE 802.3以太網(wǎng)標(biāo)準(zhǔn)定義。

PHY 與MAC 的接口方式有多種，如：

MII,RMII,SMII,SSMII,GMII,SGMII,TBI等。目前常見(jiàn)的PHY都提供標(biāo)準(zhǔn)的MII接口，RMII信號(hào)是對(duì)PHY內(nèi)部的MII的信號(hào)進(jìn)行編碼和解碼，這就是說(shuō)支持MII接口的PHY 內(nèi)部都含有RMII 信號(hào)，也就是支持RMII接口。具體使用何種接口的PHY則必須根據(jù)MAC 芯片對(duì)應(yīng)的功能和接口的標(biāo)準(zhǔn)來(lái)決定。

采用FreeRTOS 實(shí)時(shí)操作系統(tǒng)管理整個(gè)系統(tǒng)的運(yùn)行。FreeRTOS使用Cortex-M3內(nèi)核的定時(shí)器以10 ms時(shí)間片進(jìn)行任務(wù)的調(diào)度和切換。創(chuàng)建WebServer進(jìn)程和網(wǎng)頁(yè)進(jìn)行通信，網(wǎng)頁(yè)編輯語(yǔ)言HTML 是不需要編譯的，因此將需要顯示的數(shù)據(jù)全部發(fā)送給網(wǎng)頁(yè)。這些數(shù)據(jù)存儲(chǔ)在FLASH中，目前測(cè)試是存儲(chǔ)在片內(nèi)FLASH,網(wǎng)頁(yè)發(fā)來(lái)的控制數(shù)據(jù)進(jìn)行實(shí)時(shí)的處理。網(wǎng)頁(yè)的數(shù)據(jù)需要用LwIP協(xié)議棧進(jìn)行打包，LwIP 協(xié)議棧是把所有的協(xié)議封裝到一個(gè)單一的過(guò)程(進(jìn)程)中，從而與操作系統(tǒng)內(nèi)核分開(kāi)。應(yīng)用程序可能也駐留在LwIP 處理過(guò)程中，或者在單獨(dú)的過(guò)程中。TCP/IP棧和應(yīng)用程序之間的通信可以通過(guò)函數(shù)調(diào)用實(shí)現(xiàn)，也可以通過(guò)更為抽象的API[4-5].本設(shè)計(jì)的應(yīng)用層使用常用的IPv4 協(xié)議，DHCP和靜態(tài)IP 都進(jìn)行測(cè)試，傳輸層和網(wǎng)絡(luò)層使用TCP/IP.

打包之后的需要介質(zhì)層MAC 進(jìn)行處理，此MAC 為Cor-

tex-M3 內(nèi)核自帶的，支持多種MAC 接口，本設(shè)計(jì)采用MII接口，所采用的PHY芯片也是MII接口，采用Micrel公司的KSZ8051,支持MII、RMII 接口，10 Mb/s 和100Mb/s傳輸速度，設(shè)計(jì)時(shí)采用100 Mb/s傳輸。

網(wǎng)頁(yè)的數(shù)據(jù)需要實(shí)時(shí)更新，設(shè)計(jì)網(wǎng)頁(yè)每隔500 ms發(fā)一次更新的命令，Cortex- M3再將更新的數(shù)據(jù)發(fā)送給網(wǎng)頁(yè)。而這些數(shù)據(jù)來(lái)自APB3上，Cortex-M3通過(guò)FIC_0和APB3 進(jìn)行雙向通信，從而發(fā)送和接收數(shù)據(jù)。FPGA中Fabric 和APB3 進(jìn)行雙向通信，數(shù)據(jù)存儲(chǔ)在雙端口SRAM 中，多路UART 和SRAM 進(jìn)行雙向通信。SRAM在系統(tǒng)起緩存的作用，用來(lái)解決兩端讀寫速度的不同。

而對(duì)于UART的數(shù)據(jù)也定義了協(xié)議，這些協(xié)議是區(qū)分?jǐn)?shù)據(jù)的格式和內(nèi)容。對(duì)于UART的個(gè)數(shù)可以進(jìn)行增加，系統(tǒng)UART的同步使用FPGA硬件實(shí)現(xiàn)，不受個(gè)數(shù)的限制。

1.3 FPGA的UART模塊

本系統(tǒng)的主要功能是UART數(shù)據(jù)的采集與交互，使用網(wǎng)頁(yè)進(jìn)行人機(jī)交換，實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)更新和控制，并且把采樣點(diǎn)的采樣時(shí)間也傳輸過(guò)去，使用戶知道數(shù)據(jù)的具體時(shí)間，便于以后的查看。

在本設(shè)計(jì)中需要在SmartFusion2片內(nèi)的FPGA部分設(shè)計(jì)多路串口數(shù)據(jù)采集與存儲(chǔ)的控制器，實(shí)現(xiàn)對(duì)終端的多路串口數(shù)據(jù)進(jìn)行采集。使用的多路串口數(shù)據(jù)采集方法是在SmartFusion2片內(nèi)的FPGA中設(shè)計(jì)一個(gè)UART控制器去采集多路數(shù)據(jù)[6].控制器并不完成串轉(zhuǎn)并控制，而是實(shí)時(shí)監(jiān)測(cè)多路串口數(shù)據(jù)狀態(tài)，并將多路串行數(shù)據(jù)實(shí)時(shí)切換送入RAM控制器，串行的數(shù)據(jù)經(jīng)過(guò)RAM控制器串行的進(jìn)入RAM中去。如圖4所示。