新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于CPCI總線的脈沖信號(hào)檢測(cè)系統(tǒng)設(shè)計(jì)

基于CPCI總線的脈沖信號(hào)檢測(cè)系統(tǒng)設(shè)計(jì)

作者: 時(shí)間:2014-01-07 來(lái)源:網(wǎng)絡(luò) 收藏

  2.2脈沖信號(hào)接口電路

  2.3接口處理

  FPGA由于需要對(duì)80路進(jìn)行檢測(cè),采用單片機(jī)無(wú)法滿足并行處理的需求,因此選用FPGA完成脈沖采樣功能。接口處理FPGA采用Altera公司的FLEX10K50,工作主頻為6 MHz,存儲(chǔ)芯片采用EPC1PC8.其主要功能有三部分:分頻定時(shí)器、采樣數(shù)據(jù)緩存、外圍控制邏輯。FPGA對(duì)主時(shí)鐘進(jìn)行分頻,形成周期為1 ms的時(shí)鐘信號(hào)。FPGA每ms對(duì)80路完成并行采集一次,將數(shù)據(jù)存放在寄存器中,同時(shí)向單片機(jī)發(fā)出中斷信號(hào),通知單片機(jī)發(fā)起數(shù)據(jù)搬移,以及單片機(jī)內(nèi)部的時(shí)間計(jì)數(shù)器自增。采樣數(shù)據(jù)緩存模塊用于將80路同時(shí)鎖存至內(nèi)部寄存器,單片機(jī)每ms全部讀取一次。外圍控制邏輯用于單片機(jī)外圍各控制信號(hào)的譯碼,包括控制寄存器、各芯片控制信號(hào)譯碼,以及其他輔助功能的實(shí)現(xiàn)。

  2.4單片機(jī)系統(tǒng)

  單片機(jī)系統(tǒng)采用Atmel公司的AT89C51,配合32KB外部SRAM 62256以及4 KB雙口數(shù)據(jù)RAMIDT71342.其中,訪問(wèn)雙口數(shù)據(jù)RAM的L端口,8051訪問(wèn)R端口。

  單片機(jī)工作主頻設(shè)計(jì)為20 MHz.單片機(jī)P0口和P2口作為通用的數(shù)據(jù)線和地址線使用,配合地址鎖存器74HC373工作;P1口不使用;P3口中僅使用了P3.2用于接收外部中斷,即來(lái)自接口處理FPGA的中斷。FPGA內(nèi)部定時(shí)器每ms產(chǎn)生一個(gè)中斷脈沖,用于單片機(jī)軟件計(jì)時(shí)器的激勵(lì)時(shí)鐘,同時(shí)通知單片機(jī)讀取脈沖信號(hào)接口采樣數(shù)據(jù)。

  單片機(jī)的外部地址空間劃分如表1所列。

  單片機(jī)的外部地址空間

  單片機(jī)產(chǎn)生的脈沖信號(hào)數(shù)據(jù)幀格式如圖4所示。每個(gè)數(shù)據(jù)幀包含14個(gè)字節(jié)數(shù)據(jù),時(shí)間碼為4個(gè)字節(jié),加電后從0開始計(jì)時(shí),單位為ms;采樣脈沖數(shù)據(jù)共10個(gè)字節(jié),對(duì)應(yīng)80路脈沖信號(hào)。2.5 PCI總線接口板卡采用CPCI接口方式,接口芯片采用PLX公司的PLX9052,與配置EEPROM芯片93CS46配合使用。板卡在PCI總線中工作在從模式下。接口芯片對(duì)部數(shù)據(jù)總線選擇低8位數(shù)據(jù)線與雙口RAM連接,測(cè)試客戶機(jī)定期查詢每塊測(cè)試板卡中雙口RAM的工作模式,不使用本地中斷信號(hào)。

  單片機(jī)產(chǎn)生的脈沖信號(hào)數(shù)據(jù)幀格式如圖4

  3軟件設(shè)計(jì)

  脈沖信號(hào)檢測(cè)板單片機(jī)軟件主要完成脈沖采樣數(shù)據(jù)的處理,剔除FPGA產(chǎn)生的采樣數(shù)據(jù)中的無(wú)效數(shù)據(jù),將檢測(cè)到的脈沖有效數(shù)據(jù)打上時(shí)間標(biāo)簽后存儲(chǔ)到雙口數(shù)據(jù)RAM中。雙口RAM中循環(huán)存儲(chǔ)256組脈沖信號(hào)數(shù)據(jù),測(cè)試客戶機(jī)定期訪問(wèn)雙口RAM,讀取檢測(cè)數(shù)據(jù)。單片機(jī)軟件流程如圖5所示。

  單片機(jī)軟件流程如圖5

  圖5中寄存器0x8FFD為配置寄存器,由測(cè)試客戶機(jī)軟件寫入,用于初始化雙口RAM中的數(shù)據(jù)。

  結(jié)語(yǔ)

  本文提出的兩級(jí)測(cè)試系統(tǒng)的沒(méi)計(jì)思路和基于單片機(jī)與的脈沖信號(hào)沒(méi)計(jì)方案,可以適應(yīng)較寬電壓幅度范圍的接口電平信號(hào)。系統(tǒng)采用標(biāo)準(zhǔn)的接口,具有良好的兼容性和擴(kuò)展性,能較好地滿足對(duì)脈沖信號(hào)的功能測(cè)試。如需要提高測(cè)量精度,可縮短FPGA采樣間隔來(lái)實(shí)現(xiàn)。目前,該方案已經(jīng)大量應(yīng)用于產(chǎn)品測(cè)試和系統(tǒng)集成測(cè)試中。


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉