一種新型的鎖相技術—柔性鎖相環(huán)路及其控制方案研究

假設三相輸入電源電壓畸變即電壓中含有零序、負序和諧波分量。對于零序，做C₃₂變換后其值為0，對結(jié)果沒有影響，所以不予考慮。此時的三相電壓為

u_a=[U_1nsin(nω t＋φ_1n)＋U_2nsin(nωt＋φ_2n)]

u_b=[U_1nsin(nωt＋φ_1n－120°)＋U_2nsin(nω t＋φ_2n＋120°)]

u_c=[U_1nsin(nωt＋φ_1n＋120°)＋U_2nsin(nω t＋φ_2n－120°)](4)

式中：下標為1的表示正序，下標為2的表示負序；

n表示諧波次數(shù)(當n等于1時表示基波)；

U表示電壓有效值；

φ表示初相角；

ω為電網(wǎng)電壓角頻率。

從而可以得到

u_q=U_1nsin[(n－1)ωt＋φ_1n]－U_2nsin[(n＋1)ωt＋φ_2n]（5）

由式（5）可以看出，僅有基波正序轉(zhuǎn)換為直流分量，其他分量經(jīng)過轉(zhuǎn)換都是頻率較高的分量。經(jīng)過濾波，將這些高頻分量濾除，則SPLL的輸出就不受負序、零序和諧波的影響。這就保證了在畸變輸入電壓的情況下，SPLL能夠正確地鎖定輸入電壓的基波正序。關于濾波，因系統(tǒng)中存在兩個積分環(huán)節(jié)，對高頻分量有較強的抑制作用，所以，一般不需要額外的濾波環(huán)節(jié)。但是當在三相輸入電壓嚴重不平衡時，負序分量很大，若要將其完全濾除，所需時間較長，從而影響系統(tǒng)的動態(tài)響應時間。為此，可在pq后加入一個濾波環(huán)節(jié)來加速負序分量的濾除，如圖3所示，從而在保證濾除負序分量的情況下，系統(tǒng)有較短的動態(tài)響應時間。

圖3 改進的SPLL結(jié)構(gòu)框圖

3 以SPLL為基礎的控制方案

由式（3）可知，u_q代表輸入電壓的相位信息，u_p代表輸入電壓的幅值信息。在相位鎖定的情況下，前者為零，后者是一僅和幅值有關的直流分量。利用u_q構(gòu)建SPLL達到鎖相的目的，而利用u_p可將理想負載電壓轉(zhuǎn)換為一常數(shù)和實際輸入的電源側(cè)電壓經(jīng)轉(zhuǎn)換后相減，得到有功分量上需要補償?shù)闹?，再?jīng)反變換即可得到最終的指令。其控制框圖如圖4所示。

圖4 利用瞬時無功獲得指令

圖4中的上半部分是SPLL，它保證準確的鎖定電源側(cè)畸變輸入電壓的基波正序相位；下半部分是為保持負載電壓有恒定的幅值。這種方案對電壓的幅值和相位分開考慮，物理意義比較明顯。而且，若目標補償電壓的幅值改變，僅須對目標輸入u_p^＊進行修改，所以比較靈活。如果使用空間矢量PWM調(diào)制（SVPWM）就不須對指令進行反變換，從而節(jié)省大量資源，該方案就更為適用。

使用這種控制方案，得到DVR的補償指令，通過三角波比較等跟蹤方式控制逆變器的工作，即可達到補償畸變電壓的目的。其流程如圖5所示。

圖5 DVR工作流程圖