便攜式產(chǎn)品的低功耗電路系統(tǒng)的綜合考慮
加入技術(shù)交流群
此外，在系統(tǒng)設(shè)計(jì)中，粗略評(píng)估速度，并在可能的情況下適當(dāng)改變?cè)倪x擇，也可以降低功率。
下列方案可供選擇：
1. 降低工作電壓。當(dāng)電壓從5V降低為3V時(shí)功耗將減少60%。
2. 采用智能電源。在系統(tǒng)中增加適當(dāng)?shù)闹悄茴A(yù)測(cè)、檢測(cè)，并僅在需要時(shí)才對(duì)系統(tǒng)供電。許多膝上型電腦及其電源管理就具有這種特殊的機(jī)制，只給需要工作的電路加電，并在不必要時(shí)降低時(shí)鐘速率。
3. 采用較低的時(shí)鐘速率。由于CMOS電路中功率是開關(guān)頻率的函數(shù)，因此較低的時(shí)鐘速率下器件的功耗也較小。
4. 對(duì)輸入信號(hào)作出限制。在模擬電路(包括A/D轉(zhuǎn)換器)中，限制輸入信號(hào)的帶寬有助于減少對(duì)高速電路的要求，如果有可能降低A/D轉(zhuǎn)換器的速率,也能減少功耗。
5. 對(duì)I/O進(jìn)行設(shè)置，使它只在工作時(shí)消耗功率。但從不工作狀態(tài)到工作狀態(tài)的轉(zhuǎn)換需要較長(zhǎng)的時(shí)間，另外一個(gè)副作用是可能產(chǎn)生與輸出電路有關(guān)的額外漏電流，使輸出電壓降至電源的一半，并使其它輸出電路處于很高的漏電交叉工作區(qū)域。
6. 擴(kuò)大輸出范圍。對(duì)于許多ASIC來(lái)說(shuō)，設(shè)計(jì)輸出電路僅用于驅(qū)動(dòng)一個(gè)標(biāo)準(zhǔn)IC。通過(guò)重新調(diào)整電路使其足以驅(qū)動(dòng)封裝和板上的寄生元件，并留出風(fēng)扇負(fù)載的安全余量，這樣可以減小輸出電路尺寸和功率。
7. 改用其它技術(shù)。BiCMOS電路綜合了CMOS器件和雙極性器件的優(yōu)點(diǎn)，它是工藝復(fù)雜性更高以及成本更高的最佳折衷方案。GaAs器件也能滿足較低功耗和較高速度的要求，適用于那些以速度為主要設(shè)計(jì)目標(biāo)的高價(jià)系統(tǒng)。
半導(dǎo)體制造商正在開發(fā)新的設(shè)計(jì)技術(shù)以滿足特殊功率要求，同時(shí)仍保證電路的性能指標(biāo)要求。摩托羅拉半導(dǎo)體公司應(yīng)用工程師Pivot說(shuō)，最終的目標(biāo)是電路工作電壓小于1V，最后的極限值將取決于決定器件最小尺寸的器件工藝水平。低功率電路仍是人們需要深入調(diào)查研究的對(duì)象，在提高性能的同時(shí)降低功耗將是他們努力實(shí)現(xiàn)的目標(biāo)。
系統(tǒng)設(shè)計(jì)者必須具備在有限的功率指標(biāo)下實(shí)現(xiàn)更高電路性能的能力，另外還要滿足基本的系統(tǒng)性能指標(biāo)要求、成本目標(biāo)和上市時(shí)間要求。不過(guò)，設(shè)計(jì)者仍需要仔細(xì)分析系統(tǒng)中所有部件的功率情況。用于優(yōu)化功耗設(shè)計(jì)的新工具和新技術(shù)有助于改善設(shè)計(jì)環(huán)境，并使設(shè)計(jì)者的工作更加輕松。
評(píng)論