基于PCI總線CAN卡設(shè)計與實現(xiàn)
現(xiàn)場總線CAN(Controller Area Network控制器局域網(wǎng)絡(luò))以其高性能、高可靠性及獨特的設(shè)計,越來越受到人們的重視和青睞,不但在汽車行業(yè)中應(yīng)用廣泛,而且在工業(yè)控制、機(jī)器人、醫(yī)療器械、傳感器等領(lǐng)域發(fā)展迅速。為了擴(kuò)展CAN總線的功能,與計算機(jī)相連,可設(shè)計具有CAN接口和PC接口的CAN適配卡,用來收集CAN總線上各個節(jié)點的信息,轉(zhuǎn)發(fā)給PC機(jī),并可將PC機(jī)的命令和數(shù)據(jù)轉(zhuǎn)發(fā)給各個節(jié)點以及完成對CAN總線上的用戶系統(tǒng)的部分監(jiān)控和管理工作。
PCI總線是Intel公司推出的一種先進(jìn)的高性能32/64位局部總線,可同時支持多組外圍設(shè)備,不受制于處理器,數(shù)據(jù)吞吐量大 (33MHz總線頻率、32位傳輸時峰值可高達(dá)132MB/s)。目前PCI是處于主流的計算機(jī)總線。以往的CAN卡一般都是基于ISA總線的,由于ISA總線傳輸速率低,CAN卡必須增加中繼控制功能,才能夠適應(yīng)CAN的高速傳輸,導(dǎo)致造價高、體積大、傳輸速率低,不利于CAN總線的推廣應(yīng)用。由于PCI總線傳輸速度快,而且支持熱插拔、電源管理等功能,不但能滿足CAN總線的高速數(shù)據(jù)傳輸,性能高、功能強(qiáng),而且體積小、價格低、使用方便、應(yīng)用范圍廣。
CAN卡的設(shè)計包括硬件設(shè)計和軟件設(shè)計。
1 硬件設(shè)計
PCI總線是一種獨立于CPU的局部總線,不同于傳統(tǒng)的ISA總線。由于PCI總線規(guī)范定義了嚴(yán)格的電氣特性和時序要求,開發(fā)難度比ISA總線的開發(fā)難度大。實現(xiàn)PCI接口的方案一般有兩種:采用可編程邏輯器件和專用總線接口器件。采用可編程邏輯器件實現(xiàn)PCI接口的最大好處是比較靈活,可把PCI時序模塊和功能模塊結(jié)合在一起,可以利用的器件也比較多(如Altera公司的CPLD器件、Xilinx公司的FPGA器件等),還可以購買由廠家提供的用VHDL、AHDL等硬件描述語言編制的PCI核心設(shè)計模塊,但其設(shè)計難度還是很高,因為PCI總線對負(fù)載要求、傳輸數(shù)據(jù)的建立時間的要求都比較苛刻,同時還需要器件內(nèi)部實現(xiàn)用于配置的各類寄存器,以及完成邏輯校驗、地址譯碼等工作的寄存器(大致需要15000個門電路)。此外,還需加入FIFO、用戶寄存器組和后端設(shè)備接口等部分。設(shè)計這種PCI總線接口會導(dǎo)致將大量的人力、物力投入到復(fù)雜的邏輯驗證和時序分析的工作上,開發(fā)周期較長。采用專用接口器件雖然沒有采用可編程邏輯器件那么靈活,但能夠有效地降低接口設(shè)計的難度,縮短開發(fā)時間。專用接口器件具有較低的成本和很高的通用性,能夠優(yōu)化數(shù)據(jù)傳輸,提供配置空間,具備用于突發(fā)傳輸功能的片內(nèi)FIFO,提供擴(kuò)展局部總線等優(yōu)點,并且許多公司還提供配套的開發(fā)工具例如評估板或驅(qū)動程序開發(fā)軟件,使用很方便,開發(fā)周期短。目前市場上常見的有PLX、AMCC、Cypress等公司的PCI橋芯片,各個型號的PCI接口芯片的大致特點如表1所示
PCI9052是PLX公司開發(fā)的低價格PCI總線從模式接口芯片,低功耗,符合PCI2.1規(guī)范,提供的局部總線(Local Bus)可通過編程設(shè)置為8/16/32位的(非)復(fù)用總線。其主要特點有:
(1)直接數(shù)據(jù)轉(zhuǎn)換模式 PCI9052支持PCI到Local Bus的內(nèi)存映射和I/O映射的突發(fā)讀寫。
(2)ISA接口邏輯 PCI9052支持通過8/16位內(nèi)存映射或I/O映射從PCI到ISA總線的單周期讀、寫訪問。方便從ISA卡向PCI卡的轉(zhuǎn)換。
(3)中斷產(chǎn)生器 由Local Bus的兩個中斷信號可以產(chǎn)生一個PCI中斷信號:INTA#。
(4)局部總線 PCI9052提供的局部總線不但可編程,而且與PCI總線的時鐘相互獨立運(yùn)行,可實現(xiàn)異步操作,總線操作自動實現(xiàn)時序同步。兩總線的異步運(yùn)行方便了高、低速設(shè)備的兼容。局部的運(yùn)行時鐘頻率范圍0~40MHz、TTL電平,可由PCI提供或由用戶自行提供;PCI的運(yùn)行時鐘頻率范圍0~33MHz。
(5)串行EEPROM 用于存放PCI BUS和Local Bus的部分配置信息。
(6)4個局部設(shè)備片選 基址和地址范圍可以由串行EEPROM或主控設(shè)備進(jìn)行設(shè)置。
(7)5個局部地址空間 基址和地址范圍及其映射可以由串行EEPROM或主控設(shè)備進(jìn)行設(shè)置。
(8)Big/Little Endian模式的字節(jié)交換 適合不同計算機(jī)體系。
(9)局部總線等待狀態(tài) 除了等待信號LRDYi#用于握手之外,PCI9052還有一個內(nèi)部等待產(chǎn)生器(包括地址到數(shù)據(jù)周期、數(shù)據(jù)到數(shù)據(jù)周期和數(shù)據(jù)到地址周期的等待)。
(10)延遲讀模式 PCI9052支持PCI2.1規(guī)范的延遲讀模式。
(11)FIFO PCI9052包括一個64Byte的寫FIFO和一個32Byte的讀FIFO,從而支持預(yù)取模式、即突發(fā)操作。
(12)PCI鎖定機(jī)制 主控設(shè)備可以通過鎖定信號占有對PCI9052的唯一訪問權(quán)。
評論