新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 某測(cè)試系統(tǒng)數(shù)據(jù)總線(xiàn)接口模塊的設(shè)計(jì)

某測(cè)試系統(tǒng)數(shù)據(jù)總線(xiàn)接口模塊的設(shè)計(jì)

作者: 時(shí)間:2012-03-13 來(lái)源:網(wǎng)絡(luò) 收藏

在某測(cè)試系統(tǒng)的開(kāi)發(fā)中,需要用數(shù)據(jù)總線(xiàn)來(lái)實(shí)現(xiàn)自動(dòng)測(cè)試設(shè)備(Automatic Test Equipment,簡(jiǎn)稱(chēng),ATE)和被測(cè)單元(Unit Under Test,簡(jiǎn)稱(chēng)UUT)之間的串行通信。實(shí)際設(shè)計(jì)時(shí),筆者采用串行通信方式,以32位雙極性(±5V 歸零)(稱(chēng)之為一個(gè)代字)向UUT分時(shí)發(fā)送控制指令和狀態(tài)信息,同時(shí)接收U-UT送出的代字信息。文中對(duì)該電路的設(shè)計(jì)原理和部分軟件程序的實(shí)現(xiàn)方法做了詳細(xì)地介紹。

1 50kHz時(shí)基信號(hào)發(fā)生器

由于在此測(cè)試系統(tǒng)中的通信均是以的形式進(jìn)行的,且數(shù)據(jù)傳輸?shù)乃俾蕿?0kbps,因此,設(shè)計(jì)時(shí),采用了如圖1所示的550kHz時(shí)基信號(hào)發(fā)生器。

圖1中,是日本EPSON公司生產(chǎn)的可編程晶體振蕩器,其頻率穩(wěn)定性為±100ppm/(在-20℃-+70℃范圍內(nèi))。該編程晶體振蕩器產(chǎn)生的1.2MHz脈沖信號(hào)經(jīng)54LSl07雙JK觸發(fā)器4分頻后可得到300kHz的方波。此方波輸出分兩路,一路經(jīng)54LSl07再次2分頻后形成150kHz信號(hào)CPl50,作為測(cè)試系統(tǒng)的自檢、外部檢定以及對(duì)該測(cè)試系統(tǒng)的測(cè)試擴(kuò)展;另一路則先經(jīng)4位移位寄存器54LS95后,再進(jìn)行6分頻,從而得到所需的50kHz時(shí)基信號(hào)CP50。

2 32位單極性發(fā)送電路

32位單極性串行碼發(fā)送電路的主要作用是將PC/104總線(xiàn)的數(shù)據(jù)端口D0-D7送出的串行TTL電平經(jīng)54LS595移位鎖存至54LS95移位寄存器的Di輸入口,然后在并行置入脈沖C2下降沿的作用下打入到Qi輸出口,最后在32個(gè)串行右移脈沖CP1下降沿的作用下形成所需的、含有特定意義的32位單極性雙通道串行碼NHΦ.CHl和NHΦ.CH2。具體的電路實(shí)現(xiàn)原理如圖2所示。

3 代宇發(fā)送允許信號(hào)形成電路

該電路以AT89C2051微處理器為控制核心將50kHz時(shí)基信號(hào)發(fā)生器產(chǎn)生的時(shí)基信號(hào)CP50進(jìn)行隔段取樣,以形成54LS95所需的串行右移脈沖CPl、并行置入脈沖C2及工作方式控制信號(hào)M。其電路原理如圖3所示。


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: 接口模塊 串行碼 SG8002 MAX813L

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉