PXI模塊觸發(fā)總線接口的CPLD實(shí)現(xiàn)

pxi是pci extensiON for inSTrumentation的縮寫，是為了將pci總線擴(kuò)展到測(cè)試儀器領(lǐng)域而推出的以pci計(jì)算機(jī)局部總線為基礎(chǔ)的模塊儀器結(jié)構(gòu)。pxi相對(duì)于cpci系統(tǒng)的一個(gè)重要特點(diǎn)是定義了8根觸發(fā)總線，這可以實(shí)現(xiàn)系統(tǒng)中各模塊間的同步和通信。

pxi觸發(fā)總線規(guī)范

pxi總線規(guī)范(pxi hardware specification)的內(nèi)容根據(jù)強(qiáng)制性的強(qiáng)弱，被分為三個(gè)等級(jí)，分別是：第一級(jí)是定則，第二級(jí)是推薦，第三級(jí)是容許。根據(jù)pxi硬件規(guī)范的要求，本觸發(fā)總線接口的設(shè)計(jì)實(shí)現(xiàn)了規(guī)范中所定義的如下定則和推薦。

定則1：上電復(fù)位時(shí)，pxi_trig[0:7]驅(qū)動(dòng)線及驅(qū)動(dòng)源必須保持為高阻狀態(tài)，直到由軟件配置為輸入或者輸出。

定則2：pxi_trg[7：0]的i/o緩沖器應(yīng)當(dāng)遵循如表1所示的直流(dc)協(xié)議。

推薦1：接受或者發(fā)送觸發(fā)信號(hào)的模塊應(yīng)該跟系統(tǒng)中別的7個(gè)模塊互連，任何一個(gè)模塊都可以作為觸發(fā)信號(hào)的發(fā)送或者接受端。

推薦2：在觸發(fā)應(yīng)用中，如果一個(gè)模塊接入某觸發(fā)總線的子系統(tǒng)中，則它應(yīng)該跟背板的pxi_star和pxi_trg[0:n-2]管腳相連，這里n是觸發(fā)總線的數(shù)目，第n－1根總線一般用來(lái)傳輸時(shí)鐘信號(hào)。

推薦3：為了避免輸入浮置，pxi模塊的接口各觸發(fā)總線輸入端可以接一上拉電阻對(duì)其進(jìn)行上拉。

推薦4：觸發(fā)總線上的電平有可能是中間電平(volvvoh),為了避免電平處于中間電平波動(dòng)時(shí)帶來(lái)的誤觸發(fā)，觸發(fā)信號(hào)的產(chǎn)生應(yīng)當(dāng)由施密特觸發(fā)器來(lái)實(shí)現(xiàn)。