新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > M-LVDS可以實(shí)現(xiàn)真正多點(diǎn)接口的總線

M-LVDS可以實(shí)現(xiàn)真正多點(diǎn)接口的總線

作者: 時(shí)間:2011-12-01 來(lái)源:網(wǎng)絡(luò) 收藏
  多年來(lái),業(yè)界已開(kāi)發(fā)出多種成熟的技術(shù)用于在背板總線上傳輸信號(hào)。隨著電信和數(shù)據(jù)通信業(yè)務(wù)量的不斷增長(zhǎng),數(shù)據(jù)傳輸速度的不斷提高,一些傳統(tǒng)的單端和發(fā)射極耦合邏輯技術(shù)的局限性越來(lái)越明顯。多點(diǎn)低電壓差分信號(hào)()是一種類(lèi)似LVDS的接口標(biāo)準(zhǔn),它可以為今天的總線應(yīng)用帶來(lái)高速、低功率和低EMI傳輸解決方案等優(yōu)勢(shì),非常適合數(shù)據(jù)、控制、同步和時(shí)鐘信號(hào)使用。

  在目前的背板上,承載凈負(fù)荷數(shù)據(jù)的高速信號(hào)一般走的是點(diǎn)到點(diǎn)(一個(gè)驅(qū)動(dòng)器和一個(gè)接收器)接口,這些接口連接著各種內(nèi)核芯片,如ASIC、FPGA、DSP等。正確端接的點(diǎn)到點(diǎn)接口可以為高速信號(hào)提供最佳性能,它們使用的信號(hào)電平可以是PECL、CML、VML和LVDS,速度可高達(dá)4Gbps以上,見(jiàn)圖1。


  LVDS的端接方法很簡(jiǎn)單,只需在接收器端放置一個(gè)端接電阻。LVDS也能處理多分支信號(hào)傳輸,即一個(gè)驅(qū)動(dòng)器和多個(gè)接收器共享相同的差分傳輸線。是LVDS的擴(kuò)展,允許多個(gè)驅(qū)動(dòng)器共享相同的半雙工總線。

  LVDS(TIA/EIA-*A)是一個(gè)針對(duì)點(diǎn)到點(diǎn)和多分支應(yīng)用的著名接口標(biāo)準(zhǔn),可被看作是RS-422在速度上的升級(jí)。(TIA/EIA-899)則將LVDS的優(yōu)勢(shì)(高速、低功耗、低EMI、簡(jiǎn)單端接和工業(yè)標(biāo)準(zhǔn))進(jìn)一步擴(kuò)展到了總線應(yīng)用。它可被看作是RS-485在速度上的升級(jí),用于通過(guò)背板(FR-4材料)走線或電纜進(jìn)行傳輸?shù)钠胀娦艖?yīng)用。M-LVDS可以提供極佳的信號(hào)完整性、熱交換及內(nèi)置故障防護(hù)支持。

  LVDS的驅(qū)動(dòng)器輸出電流為3.5mA,M-LVDS的驅(qū)動(dòng)器輸出電流是它的3倍,達(dá)11.3mA,并將輸入電壓門(mén)限從100mV減小到50mV,因此可以提供更好的信號(hào)完整性。對(duì)趨于標(biāo)準(zhǔn)化的多點(diǎn)應(yīng)用而言,在總線兩端放置100Ω的端接電阻可以形成有效的50Ω阻抗,信號(hào)電壓擺幅可達(dá)565mV,相比之下典型的LVDS擺幅只有350mV。而對(duì)點(diǎn)到點(diǎn)的電纜應(yīng)用來(lái)說(shuō),目前的IC輸出級(jí)電路仍可以在單個(gè)100Ω終端上提供足夠的電流,并產(chǎn)生900mV到1,000mV的電壓擺幅,這個(gè)擺幅超過(guò)了800mV的LVPECL電平。

  M-LVDS芯片可以用于速度高達(dá)125MHz的時(shí)鐘和同步信號(hào)分配,也能用于速度高達(dá)250Mbps的數(shù)據(jù)和控制信號(hào)。



關(guān)鍵詞: M-LVDS 多點(diǎn)接口

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉