新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 放大器與開(kāi)關(guān)電容ADC接口的匹配方法

放大器與開(kāi)關(guān)電容ADC接口的匹配方法

作者: 時(shí)間:2011-11-02 來(lái)源:網(wǎng)絡(luò) 收藏
  簡(jiǎn)介

  在現(xiàn)代無(wú)線接收器設(shè)計(jì)中,高采樣率的模數(shù)轉(zhuǎn)換器(ADC) 通常被用作中頻復(fù)合調(diào)制信號(hào)的采樣。基于CMOS的ADC因其低成本和低功耗而成為這類(lèi)設(shè)計(jì)的首選。這類(lèi)ADC的前端為非緩沖型,直接耦合至采樣網(wǎng)絡(luò),所以ADC的輸入阻抗會(huì)隨時(shí)間(跟蹤和保持模式切換時(shí))變化,這就對(duì)驅(qū)動(dòng)ADC的提出了挑戰(zhàn)。為了在驅(qū)動(dòng)ADC的同時(shí)獲得極小的噪聲和信號(hào)失真,有必要設(shè)計(jì)一種無(wú)源網(wǎng)絡(luò)接口,實(shí)現(xiàn)寬帶噪聲抑制和采樣保持阻抗的變換,從而為驅(qū)動(dòng)提供一個(gè)更匹配的負(fù)載阻抗。本文將介紹如何在多個(gè)常用IF頻率下采用諧振法將采樣保持阻抗變換為可預(yù)測(cè)性的負(fù)載,從而更精確地設(shè)計(jì)抗混疊濾波器。

  為了降低功耗,ADC省掉了ADC前端中的緩沖。ADC采樣保持電路(SHA)由輸入開(kāi)關(guān)、輸入采樣電容、采樣開(kāi)關(guān)和放大器構(gòu)成,如圖1所示,輸入開(kāi)關(guān)直接連接著驅(qū)動(dòng)器和采樣電容。輸入開(kāi)關(guān)閉合時(shí)(跟蹤模式),驅(qū)動(dòng)電路給輸入電容充電。輸入開(kāi)關(guān)斷開(kāi)時(shí)(保持模式),驅(qū)動(dòng)電路與輸入電容分離。該ADC的跟蹤模式和保持模式的時(shí)間大致相等。

  在SHA跟蹤模式下的ADC輸入阻抗與SHA保持模式下的ADC輸入阻抗是不一樣的,這就很難使ADC輸入阻抗與驅(qū)動(dòng)器電路始終匹配。ADC在跟蹤模式下,輸入開(kāi)關(guān)閉合,因此該模式下的輸入阻抗與驅(qū)動(dòng)器電路應(yīng)保持匹配。輸入阻抗隨頻率的變化主要取決于采樣電容以及信號(hào)通道中的寄生電容。為精確匹配阻抗,應(yīng)對(duì)輸入阻抗的頻率相關(guān)性有所了解。如圖2為AD9236在0至1 GHz的輸入頻率下輸入阻抗隨頻率變化的曲線圖。

  圖2中,藍(lán)色曲線和紅色曲線分別表示ADC輸入SHA在跟蹤模式和保持模式下的輸入阻抗虛部值(右縱軸)??梢?jiàn),頻率100 MHz時(shí),虛部阻抗會(huì)在大于4 pF(跟蹤模式)和1 pF(保

  持模式)間變化。圖2中,輸入阻抗的實(shí)部為橙色曲線和綠色曲線(參見(jiàn)左縱軸)。與輸入開(kāi)關(guān)斷開(kāi)的保持模式相比,跟蹤模式下的阻抗比保持模式的小得多。與緩沖ADC的阻抗在整個(gè)額定帶寬內(nèi)保持恒定不同,ADC的輸入阻抗在小于100 MHz輸入帶寬內(nèi)會(huì)產(chǎn)生較大變化。這就給設(shè)計(jì)者帶來(lái)了巨大的挑戰(zhàn),很難在一個(gè)給定頻率范圍內(nèi)與系統(tǒng)特性阻抗保持充分匹配。



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉