基于USB 2.0協(xié)議的高速圖像傳輸系統(tǒng)

USB總線技術就是想利用單一的總線技術來滿足多種應用領域的需要。USB 1．1協(xié)議支持兩種傳輸速度，即低速1．5 Mb／s和全速12 Mb／s。2000年發(fā)布的USB 2．0協(xié)議，向下兼容USB 1．1協(xié)議，數(shù)據(jù)的最高傳輸速率可達到480 Mb／s，它可使USB的應用范圍不斷擴大。

該系統(tǒng)基于USB 2．0總線技術，將CY7C68013A芯片的Slave FIFO塊傳輸接口模式和FPGA技術相結合，實現(xiàn)了計算機與外設之間高速的圖像數(shù)據(jù)傳輸。

1 系統(tǒng)設計 　

1．1 硬件及外設控制設計 　　

實現(xiàn)USB接口單元的主要芯片是CYPRESS公司的EZ-USB FX2LP系列中的CY7C68013A(對比之前FX2系列的CY7C68013具有更低功耗、更小電流、高性價比等優(yōu)點)，負責完成硬件系統(tǒng)與PC之間的圖像傳輸。它與外設有三種接口方式：端口模式、可編程接口GPIF和Slave FIFO。Slave FIFO方式是從機工作方式，在具有外部數(shù)據(jù)處理邏輯的設備中，USB數(shù)據(jù)在主機和外部邏輯設備中傳輸，通常不需要FX2LP的CPU參與，而是經(jīng)過FX2LP內(nèi)部端點FIFO來傳輸。外部控制器可對多個端點的FIFO選擇讀寫。FX2LP的Slave FIFO工作方式可設為同步或異步；工作時鐘均可由內(nèi)部產(chǎn)生或外部輸入?；谠撓到y(tǒng)處理的是高速圖像的傳輸，需要外部控制器直接對FIFO進行控制，故采用從機，即Slave FIFO方式。高速圖像傳輸的原理框圖如圖1所示，首先圖像可由計算機上層應用軟件發(fā)送或者接收，再通過USB接口芯片連接高速緩存。

圖1中USB接口采用CY7C68013A芯片的Slave FIFO，接口模式，使得上層PC與緩沖器之間能夠高速通信，并利用FPGA控制USB的高速傳輸。如圖2所示，CY7C68013A的主要功能信號及與FPGA之間的握手信號如：IFCLK為時鐘信號，可以選擇由外部輸入或者內(nèi)部輸出；FIFOADR[1：0]引腳選擇4個FIFO(2，4，6或8)中的一個與USB數(shù)據(jù)總線FD連接。定義該系統(tǒng)中上行數(shù)據(jù)傳輸為FIFOADR[1：0]=10，即為EP6端口；下行數(shù)據(jù)傳輸為FIFOADR[1：0]=01，即為EP2端口。FLAGB，F(xiàn)LAGC為所選擇FIFO的標志信號，F(xiàn)LAGB代表FIFO為滿；FLAGC代表FIFO為空；默認低電平有效。FPGA可以通過不斷查詢這兩個標志信號決定是否進行讀或?qū)懖僮?。SLOE為讀／寫使能信號；SLWR，SLRD分別為讀寫控制信號，在同步和異步模式下，控制信號不一；FD[15：0]為16位的雙向數(shù)據(jù)總線。PA0，PA1為輸出信號，作為硬件系統(tǒng)工作狀態(tài)的控制信號。

1．2 軟件設計 　　

圖像傳輸系統(tǒng)的軟件設計主要包括三個部分：固件程序設計、驅(qū)動程序設計和計算機上層應用軟件。固件程序是硬件中的軟件部分，通過執(zhí)行該軟件可實現(xiàn)特定的硬件功能，主要包括初始化、處理標準的USB設備請求以及USB掛起時的電源管理等。固件首先初始化內(nèi)部的狀態(tài)變量，然后調(diào)用用戶初始化函數(shù)TD_Init()。從該函數(shù)返回后，固件初始化USB接口到未配置狀態(tài)并使能中斷。然后每間隔1 s進行一次設備重枚舉，直到端點0接收到一個SETUP包。一旦檢測到SETUP包，固件函數(shù)將開始交互下述任務調(diào)度：調(diào)用用戶函數(shù)TD_Poll()；判斷是否有標準設備請求等待處理。如果有，分析該請求并響應；判斷USB內(nèi)核是否收到USB掛起信號。如果有，則調(diào)用用戶函TD_Suspend()。從該函數(shù)成功返回TRUE值后，在檢測是否發(fā)生USB喚醒事件。如果未檢測到，則處理器進入掛起方式；如果有，則調(diào)用用戶函數(shù)TD_Resume()，程序繼續(xù)運行。如果從TD_Suspend函數(shù)返回FALSE，則程序繼續(xù)進行。TD_Init函數(shù)負責CY7C68013A進行初始化，首先設置時鐘為48 MHz，然后設置芯片工作于從屬FIFO塊傳輸模式，并配置端點6工作于自動塊傳輸IN，端點2自動塊傳輸OUT模式。其主要程序段如下：

DR_VendorCmnd函數(shù)負責處理上位機發(fā)出的用戶自定義請求，通過控制PA0，PA1的高低電平，以控制整個硬件系統(tǒng)的運行。該系統(tǒng)中，使用0xB3使PA0置低進行圖像數(shù)據(jù)的上行操作，用0xB4使PA0置高進行圖像數(shù)據(jù)的下行操作，使用0xB5使PA1置低來通知硬件開始傳輸，使用0xB6請求使PA1置高以通知硬件系統(tǒng)停止傳輸。

USB設備驅(qū)動程序負責建立起主機端和設備端的聯(lián)系。驅(qū)動程序主要有兩個：一是開機自動將固件程序下載至芯片RAM中，以由增強性8051執(zhí)行。結合CYPRESS開發(fā)包EZ-Loader Drivers以及HEX2C和Windows DDK即可生成所需要固件自動下載程序．sys文件。二是完成上位機應用程序和硬件設備之間的數(shù)據(jù)傳輸。其主要包括驅(qū)動程序入口例程、即插即用例程、分發(fā)例程、電源管理例程和卸載例程。本系統(tǒng)根據(jù)通用驅(qū)動結合自身需要，在DDK環(huán)境下修改編譯，生成自己需要的驅(qū)動程序。USB上層應用程序都通過I／O控制來訪問設備驅(qū)動程序。上層應用程序首先通過調(diào)用Win32函數(shù)CreaFile()來取得訪問設備驅(qū)動程序的句柄；然后應用程序使用Win32函數(shù)Devi-ceIoControl()來提交I／O控制碼，并且為CreatFile()函數(shù)返回的設備句柄設置I／O緩沖區(qū)。該系統(tǒng)中，設置USB端口緩沖區(qū)FIFO為1 024 B，端口非空即讀取。保持了傳輸?shù)倪B續(xù)性，并且每次以幀結構包形式傳輸，每包的大小為512 B。以實驗中為例。每傳輸大小為245 KB的一幅圖像，需要490個包進行傳輸。

接收端應用程序流程圖如圖3所示。發(fā)送端應用程序流程類似，少了判斷圖像是否完整一幅，而多了傳輸完畢之后的圖像數(shù)據(jù)校驗。

2 系統(tǒng)仿真及實現(xiàn) 　　

圖4所示為圖像發(fā)送系統(tǒng)主要端口的ChipScope實測波形，所用FPGA為V4-XC4VSX55。

USB_Data為傳輸?shù)膱D像數(shù)據(jù)。數(shù)據(jù)長度為16位，SLRD為異步讀取FD總線的時鐘，采用USB時鐘源48 MHz四分頻得到，F(xiàn)IFO指針在每次SLRD激活到撤消激活變化時累加，即每變化一次，讀取FIFO里16 b緩存數(shù)據(jù)一次。SLOE引腳為讀寫使能信號，默認低電平有效。從該實測圖可以看出，三路信號均符合異步讀取的時序要求。

主機接收端應用程序采用Delphi語言編寫，圖像傳輸它采取傳輸?shù)耐瑫r顯示圖像的形式。從上位機應用程序截取一幅接收圖像如圖5所示。該應用程序主要用于各種調(diào)制方式下圖像的傳輸。可以看到傳輸圖像清晰完整，連續(xù)顯示沒有滯后，沒有噪聲斑點。圖像經(jīng)過USB接口傳輸后沒有數(shù)據(jù)丟失，比較清晰。實驗證明，圖像傳輸過程中，沒有出現(xiàn)丟幀的情況。滿足實時高速的圖像傳輸。

3 結 語 　　

USB 2．0技術以其高速傳輸和使用方便受到廣泛的關注，其應用也必將越來越廣泛。上述設計方案有效地解決了圖像傳輸過程中的高速通信問題。系統(tǒng)中采用異步方式傳輸，采用芯片所提供四分頻時鐘，最高速率可達到192 Mb／s。采用FPGA和USB 2．0相結合的方式，數(shù)據(jù)處理能力得到極大的提高，由于采用CY7C68013A的Slave FIFO模式，可使用外部FPGA并按照用戶需求設計，增強使用功能的多樣性和靈活性。該方案亦可應用于大容量、高速度的實時數(shù)據(jù)采集，音頻及視頻傳輸?shù)阮I域。