嵌入式開發(fā)：DSP聲音采集系統(tǒng)硬件設(shè)計(jì)

　　在 1OUT的輸出部分 Vo=Vref×（1+R1/R2），在 D301中，Vredf=1.1834V，所以 Vo=1.1834V×（1+15.8/30.1）=1.8V。

　　3.3 AD轉(zhuǎn)換

　　本設(shè)計(jì)中選用的 AD轉(zhuǎn)換芯片是 TI公司的 TLC320AD50C。該芯片的采樣采用ΣΔ技術(shù)，即將一個(gè)抽樣濾波器放置于 ADC后，將一個(gè)差值濾波器放置在 DAC前。這種結(jié)構(gòu)的最大特點(diǎn)就是使系統(tǒng)可同時(shí)進(jìn)行接收、發(fā)送任務(wù)。 TLC320AD50C可實(shí)現(xiàn)高采樣率（最高可達(dá) 22.5kb/s）的 AD/DA轉(zhuǎn)換，該功能由 2個(gè) 16位的同步串行轉(zhuǎn)換通道實(shí)現(xiàn)，可直接和 DSP連接進(jìn)行通信。

　　TLC320AD50C中的可選項(xiàng)和電路配置可以通過串行口進(jìn)行編程，該芯片對(duì)掉電、復(fù)位、信號(hào)采樣率、串行時(shí)鐘率、增益控制、通信協(xié)議、測(cè)試模式等可通過串行口進(jìn)行編程和電路配置。具體連接如圖 3：

（點(diǎn)擊可查看大圖）

　　片外復(fù)位電路提供上電復(fù)位，晶振電路可提供 10MHz的主時(shí)鐘頻率，數(shù)據(jù)采樣頻率和其他時(shí)鐘信號(hào)均由此頻率分配。5402與 AD50C之間的通信格式為主串行通信格式：接收和發(fā)送轉(zhuǎn)換信號(hào)。

　　3.4 存儲(chǔ)

　　采集到聲音信號(hào)后，一個(gè)很重要的環(huán)節(jié)就是聲音信號(hào)的存儲(chǔ)，本系統(tǒng)中我們采用的是SST公司的 FLASH存儲(chǔ)器： SST39VF400A。該器件存儲(chǔ)容量為 4 MB，采用 3.3 V單電源供電，對(duì)各個(gè)子模塊的讀寫和擦除，可通過一些特殊的命令字序列來實(shí)現(xiàn)且無需額外提供高電壓。在此設(shè)計(jì)中我們利用 DSP編程實(shí)現(xiàn)對(duì)該存儲(chǔ)器的讀寫操作。

　　DSP主要通過外部存儲(chǔ)器接口 (EMIF)訪問片外存儲(chǔ)器。它不僅具有很強(qiáng)的接口能力(可以和各種存儲(chǔ)器直接接口)，而且具有很高的數(shù)據(jù)吞吐能力。 5402與 SST39VF400的接口電路設(shè)計(jì)如圖 1所示。該電路主要通過 DSP的相關(guān)輸出管腳來控制 FLASH的擦除和讀寫。其中，A0～A19為地址線，DQ0～DQ15為數(shù)據(jù)線，OE和 WE分別為輸出使能和寫使能， CE1為片使能。

　　聲音信號(hào)經(jīng)過 AD轉(zhuǎn)換器以后傳輸給 DSP，由 DSP的 PS和 DS引腳通過邏輯開關(guān)來分別控制 flash和 sram的使能端，由 DSP的 RW和 MSTRB控制位通過邏輯電路分別控制讀和寫。

　　在本設(shè)計(jì)中，SRAM使用的是 GS1117：64K×16的 1MB異步靜態(tài)隨機(jī)存儲(chǔ)器。 GS71116是一個(gè)由高速的互補(bǔ)性金屬氧化物半導(dǎo)體晶體管（ CMOS）組成的靜態(tài)隨機(jī)存儲(chǔ)器，不需要外部時(shí)鐘或時(shí)間頻閃觀測(cè)器。 3.3V的操作電壓，所有的輸入輸出均兼容晶體管邏輯電路（TTL）。它的快速通道時(shí)間小于 15ns，操作電流小于 100mA。

　　3.5 USB

　　PDIUSBD12是一款帶并行總線的 USB 接口器件，它符合通用串行總線 USB 1.1 版規(guī)范，集成了 SIE、FIFO、存儲(chǔ)器收發(fā)器以及電壓調(diào)整器等，可與任何外部微控制器或微處理器實(shí)現(xiàn)高速并行接口 2M字節(jié)/秒，且在批量模式和同步模式下均可實(shí)現(xiàn) 1M字節(jié)/秒的數(shù)據(jù)傳輸速率，可通過軟件控制與 USB 的連接，采用 GoodLink技術(shù)的連接指示器 ,在通訊時(shí)使 LED 閃爍，具有可編程的時(shí)鐘頻率輸出，內(nèi)部上電復(fù)位和低電壓復(fù)位電路，為雙電源操作，在 3.3±0.3V或擴(kuò)展的 5V電源下均可使用，可實(shí)現(xiàn)多中斷模式的批量和同步傳輸。連接圖如圖 4：

（點(diǎn)擊可查看大圖）

　　3.6 JTAG

　　JTAG是 joint test action group的簡(jiǎn)稱，是用來調(diào)試 DSP的仿真部分，其連接部分要和仿真器上的引腳一致。TI公司的DSP5000系列專門預(yù)留有JTAG管腳，共14個(gè)， 4,8,10,12引腳均接地，6引腳懸空，5接高平電壓3.3V，所有的仿真引腳均使用 IEEE1149.1標(biāo)準(zhǔn)，其余的引腳含義為【5】：1、TMS：輸入引腳，選擇測(cè)試方式；2、TRST：輸入引腳，測(cè)試復(fù)位；3、TDI：輸入引腳，測(cè)試數(shù)據(jù)輸入；7、TDO：輸出引腳，在 TCK的下降沿時(shí)輸出數(shù)據(jù)，其余時(shí)間呈高阻態(tài)；9、TCK_RET：輸入引腳，在板子與仿真器的連接電纜不小于 6英寸的時(shí)候，接法與 TCK相同，大于 6英寸的時(shí)候，需另加驅(qū)動(dòng)；11、TCK：輸入引腳，測(cè)試時(shí)鐘，一般為占空比為50%的固有時(shí)鐘信號(hào)；13、EMU0：仿真中斷引腳0，可用作輸入或輸出；14、EMU1：仿真中斷引腳1，可用作輸入或輸出，當(dāng) TRST為低電平、EMU0為高電平時(shí)，EMU1為低電平，所有輸出禁止。