基于FPGA+DSP的跳頻電臺(tái)傳輸系統(tǒng)

跳頻發(fā)射機(jī)系統(tǒng)包括基帶處理部分和中頻處理部分，基帶處理部分由FPGA和DSP完成，主要處理包括:產(chǎn)生發(fā)送消息，進(jìn)行信道編碼、交織，按幀格式進(jìn)行打包，寫入FPGA內(nèi)部消息存儲(chǔ)器，生成跳頻圖案、跳頻數(shù)、跳時(shí)等參數(shù)，寫入FPGA內(nèi)部頻率表存儲(chǔ)器、跳頻數(shù)寄存器和跳時(shí)寄存器。中頻處理部分由FPGA和AD/DA完成，主要處理包括：存儲(chǔ)器控制、基帶調(diào)制、脈沖成形、數(shù)字上變頻，發(fā)送數(shù)據(jù)控制和跳頻控制。為了提高數(shù)據(jù)的傳輸速率，處理器之間使用DSP芯片的RapidIO端口進(jìn)行數(shù)據(jù)交換，基帶板和中頻板通過(guò)高速SERDES方式轉(zhuǎn)換數(shù)據(jù)進(jìn)行傳輸。

接收機(jī)與發(fā)射機(jī)完全是對(duì)偶關(guān)系，主要完成的數(shù)據(jù)處理工作包括：正交數(shù)字下變頻、解調(diào)、解擴(kuò)、跳頻同步等。使用FPGA+DSP的形式完成基帶處理部分和控制部分，主要數(shù)據(jù)處理任務(wù)包括對(duì)接收到數(shù)據(jù)的信道解碼和解交織，并完成與FPGA接口的數(shù)據(jù)轉(zhuǎn)換工作。基帶部分還需要完成寫入跳頻頻率表、跳頻圖案、擴(kuò)頻碼表，讀出解擴(kuò)后的數(shù)據(jù)等，F(xiàn)PGA內(nèi)部存儲(chǔ)器用于與DSP進(jìn)行數(shù)據(jù)交換。

2.1 硬件設(shè)計(jì)

跳頻電臺(tái)傳輸系統(tǒng)的硬件實(shí)現(xiàn)如圖3～4所示,主要包括兩大部分：發(fā)送板和接收板。芯片主要包括：VIRTEX5 XC5VSX50T668、TMS320C6487TCI，D/A芯片AD9788、A/D芯片ADS62C17、McBSP接口控制器、存儲(chǔ)器模塊。在該系統(tǒng)設(shè)計(jì)方案中假設(shè)信源產(chǎn)生的數(shù)據(jù)率為9.6 kbps。

發(fā)送狀態(tài)下系統(tǒng)的工作原理：終端通過(guò)與跳頻通信機(jī)之間的串口，對(duì)跳頻通信機(jī)的工作模式等參數(shù)進(jìn)行設(shè)置，之后就可以進(jìn)行信息的發(fā)送，信源以9.6 kbps的速率將信息通過(guò)RS232異步串口連續(xù)把數(shù)據(jù)送給基帶速率匹配單元，該單元將數(shù)據(jù)每32字節(jié)分為一組,以3.686 4 Mbps的傳輸速率通過(guò)SPI同步串口送給RS編碼單元進(jìn)行RS編碼，編碼采用RS(255，239)的縮短碼形式RS(48，32)實(shí)現(xiàn)差錯(cuò)控制，累計(jì)接收三組RS編碼數(shù)據(jù)后送往交織單元，交織后的數(shù)據(jù)包為144字節(jié)，然后將144字節(jié)編碼數(shù)據(jù)進(jìn)行并/串變換為1 152位/包，并以3.125 Mbps的傳輸速率，然后在1 152位/包的數(shù)據(jù)前加8字節(jié)數(shù)據(jù)幀同步頭，隨后將完整的一幀152字節(jié)(共1 216位)以1.98 Mbps的傳輸速率，通過(guò)DSP的RapidIO端口傳送給FPGA處理器，F(xiàn)PGA處理器通過(guò)同步串口接收中斷與緩沖器接收到數(shù)據(jù)，F(xiàn)PGA中頻速率匹配單元將接收的數(shù)據(jù)按照中頻調(diào)制器要求的串行時(shí)鐘主外部幀模式，以32 kbps的幀速率將調(diào)制數(shù)據(jù)送給調(diào)制器，進(jìn)行中頻跳頻調(diào)制。

接收狀態(tài)下系統(tǒng)的工作原理：接收信號(hào)經(jīng)過(guò)中頻板FPGA中的解擴(kuò)器和解調(diào)器完成數(shù)字解調(diào)，將基帶32 kb數(shù)據(jù)以連續(xù)的同步串行數(shù)據(jù)的格式送給DSP。DSP對(duì)數(shù)據(jù)進(jìn)行同步幀檢測(cè)并解幀，并以3.125 Mbps的傳輸速率并行將144字節(jié)/包的數(shù)據(jù)送往解交織器進(jìn)行解交織，處理后的數(shù)據(jù)每48字節(jié)為一組，以3.125 Mbps的傳輸速率通過(guò)同步并口送給RS譯碼模塊,依次進(jìn)行RS譯碼。RS譯碼得到的32字節(jié)/包信息，通過(guò)緩沖器以SPI數(shù)據(jù)模式送給基帶速率匹配單元,傳輸速率為1.562 5 Mbps。基帶速率匹配單元將去掉冗余碼的數(shù)據(jù),再以9.6 kbps的速率送往信宿，至此接收處理過(guò)程完成。

2.2 軟件設(shè)計(jì)

為了實(shí)現(xiàn)高速跳頻通信系統(tǒng)，需要考慮的問(wèn)題是跳頻碼的接收同步和跳頻幀結(jié)構(gòu)[8]的實(shí)現(xiàn)。跳頻同步算法[7]的性能主要考慮達(dá)到同步所需要的時(shí)間和精度，幀結(jié)構(gòu)[9]主要考慮到跳頻數(shù)據(jù)的平衡和發(fā)送速率。其中，跳頻圖案的同步是關(guān)鍵，能否快速、準(zhǔn)確地實(shí)現(xiàn)跳頻圖案的同步，直接關(guān)系到能否實(shí)現(xiàn)數(shù)據(jù)的正確接收與判決。載波同步由頻率合成器的性能來(lái)保證，位同步和幀同步與一般的數(shù)字通信系統(tǒng)相同。

2.2.1 跳頻控制模塊的功能

電臺(tái)開(kāi)機(jī)或由其他工作狀態(tài)進(jìn)入跳頻工作方式后，首先進(jìn)行初始化，然后轉(zhuǎn)入搜索狀態(tài)，一方面檢測(cè)PTT線是否指示發(fā)狀態(tài)，一方面搜索同步信息。一旦檢測(cè)到PTT線是指示發(fā)初始同步信息，隨即轉(zhuǎn)入正常跳頻狀態(tài)；若接收到同步信息，則也轉(zhuǎn)入正常跳頻狀態(tài)。在正常跳頻狀態(tài)，一方面用戶可以進(jìn)行話音或數(shù)據(jù)通信；另一方面，若電臺(tái)處于發(fā)送狀態(tài)，并檢測(cè)到PTT己經(jīng)松開(kāi)，則發(fā)完結(jié)束信息后轉(zhuǎn)入搜索狀態(tài);若電臺(tái)處于接收狀態(tài)，并檢測(cè)到有效的結(jié)束信息，則也轉(zhuǎn)入搜索狀態(tài)。從以上分析可以看出，電臺(tái)主要有三種工作狀態(tài)，即發(fā)送狀