采用SPI接口實現(xiàn)雙DSP雙向通信和同步

摘 要： 為了實現(xiàn)兩片TMS320F2812 DSP之間的雙向數(shù)據(jù)通信和同步，給出了運用TMS320F2812 DSP內(nèi)部集成的串行SPI外設接口模塊實現(xiàn)雙DSP控制器雙向數(shù)據(jù)通信和任務同步的硬件電路設計和軟件協(xié)議實現(xiàn)方案，經(jīng)過實驗驗證方案能滿足兩片DSP之間高效率、高可靠的雙向數(shù)據(jù)通信和任務同步，最后提出了在通信過程中出現(xiàn)故障的解決方案。成功解決了兩個DSP控制器的雙向數(shù)據(jù)通信和任務同步的問題。
關(guān)鍵詞： DSP；SPI；雙向通信；同步

在載人航天、無人機、火控雷達等尖端技術(shù)領(lǐng)域的作動系統(tǒng)中，常用雙控制器余度技術(shù)來提高系統(tǒng)的可靠性。兩個控制器之間就需要一種高效可靠的數(shù)據(jù)通信以保證在同一時間執(zhí)行相同的周期任務。利用SPI接口可以實現(xiàn)數(shù)據(jù)雙向通信，TMS320F2812 DSP芯片內(nèi)部集成了一個SPI模塊，方案提出了一種基于SPI通信接口的兩片DSP的雙向通信和任務同步，兩片DSP中固定一片作為SPI通信主機，另一片作為SPI通信從機[1]，最后提出通信故障的解決辦法。
1 DSP SPI外設接口模塊和SPI通信原理
1.1 SPI外設接口模塊
TMS320F2812 DSP芯片內(nèi)部集成了一個SPI模塊，其數(shù)據(jù)傳輸速率和字符長度是可編程的，最高傳輸速率可達10 Mb/s ，支持主/從模式通信[2]。SPI外設模塊和DSP CPU間的接口如圖1所示，包括4個外部引腳，采用低速外設時鐘LSPCLK作為時鐘源，具有兩個獨立的外設中斷請求信號（SPIINT/RXINT和TXINT），提供了12個寄存器實現(xiàn)SPI模塊的配置和控制。

SPI之間的通信主要有以下4個外部引腳：
SPISOMI：對于主設備，該引腳為數(shù)據(jù)輸入；對于從設備，該引腳為數(shù)據(jù)輸出；
SPISIMO：對于主設備，該引腳為數(shù)據(jù)輸出；對于從設備，該引腳為數(shù)據(jù)輸入；
SPISTE：主設備向從設備發(fā)送的使能引腳；
SPICLK：SPI接口的串行時鐘引腳，由主設備向從設備提供同步時鐘。
1.2 SPI通信原理
SPI接口可配置為兩種模式，分別為主控制模式和從控制模式。圖2給出了兩個控制器（主控制器和從控制器）之間采用SPI接口的連接關(guān)系。主控制器通過發(fā)出SPICLK信號來啟動數(shù)據(jù)傳輸，主從控制器能同時發(fā)送和接收數(shù)據(jù)。

在主控制器模式下，SPI通過SPICLK引腳為整個串行通信網(wǎng)絡提供時鐘。此時，要發(fā)送的串行數(shù)據(jù)從引腳SPISIMO移出，并在引腳SPISOMI上接收數(shù)據(jù)。在系統(tǒng)應用中，主控制器的引腳SPISTE用來控制從控制器的片選信號。在主設備與從設備之間進行數(shù)據(jù)通信時，主設備將SPISTE置成低電平，使能從設備，此時，從設備的串行數(shù)據(jù)從SPISOMI 引腳移出，從SPISIMO引腳移入。當數(shù)據(jù)傳輸完畢后，SPISTE引腳置為高電平。
寫數(shù)據(jù)到SPIDAT或SPITXBUF，啟動SPISIMO引腳發(fā)送數(shù)據(jù)，首先發(fā)送SPIDAT寄存器的最高有效位MSB，接收到的數(shù)據(jù)通過SPISOMI引腳移入SPIDAT的最低有效位LSB。當傳輸完特定的數(shù)據(jù)位后，接收到的數(shù)據(jù)被存到SPIRXBUF寄存器中，以被讀取使用。當設定數(shù)據(jù)長度不足16 bit時，SPIRXBUF寄存器中存放的接收數(shù)據(jù)采用右對齊格式；而發(fā)送數(shù)據(jù)則需要采用左對齊格式寫入寄存器SPIDAT或SPITXBUF[3]。圖3為SPI數(shù)據(jù)傳輸格式。

2 系統(tǒng)硬件接口設計
系統(tǒng)采用TI公司TMS320F2812 DSP芯片作為控制器，利用SPI接口實現(xiàn)控制器數(shù)據(jù)通信和任務同步，即同一系統(tǒng)在同一時刻執(zhí)行相同的任務。其內(nèi)部集成一個SPI外設模塊，要實現(xiàn)SPI數(shù)據(jù)傳輸只需要配置幾個相應寄存器即可。
SPI的傳輸只能由主控制器發(fā)起，主控制為從控制器提供時鐘和使能信號。本設計利用DSP內(nèi)部集成外設模塊，當主控制器發(fā)送數(shù)據(jù)時，通過SPISTE使能從控制器，繼而開始SPI的傳輸。如果在通信過程中，需要從控制器主動向主控制器發(fā)送數(shù)據(jù)，只能采用主控制器發(fā)送偽數(shù)據(jù)的形式為從控制器提供時鐘和使能信號。
3 系統(tǒng)軟件設計
3.1 軟件實現(xiàn)的同步設計
實現(xiàn)任務同步的主要思想是網(wǎng)絡通信中的應答模式，具體流程圖如圖4所示。通信過程中，SPI有可能受到外界干擾導致數(shù)據(jù)傳輸錯誤，而同步過程又是一個死等過程，采用SPI的軟件復位可以解決這一問題，在通信過程中若發(fā)現(xiàn)接收不到正確ACK信號就進行軟件復位重新開始發(fā)送，這種方法在實踐中得到了驗證，效果很好。

3.2 軟件通信協(xié)議設計
基于SPI的通信有兩種情況：由SPI主方發(fā)起通信，以及由SPI的從方發(fā)起通信。本方案中，采用主動發(fā)送數(shù)據(jù)，中斷接收數(shù)據(jù)。通過配置SPI寄存器，設置數(shù)據(jù)長度和通信速率，使能增強型FIFO發(fā)送和接收，采用7級中斷接收數(shù)據(jù)，即每接收完7個數(shù)據(jù)后觸發(fā)一次中斷，可以從中斷中讀取SPIRXBUF里面的數(shù)據(jù)。由于SPI本身并未規(guī)定數(shù)據(jù)的開始和結(jié)束，在實際通信過程中，需要對主控制器和從控制器之間的通信做一個接口通信協(xié)議[4]。
在設計中，采用包的方式發(fā)送數(shù)據(jù)，在前面發(fā)送一個包頭，里面包含奇偶校驗（1 bit）、數(shù)據(jù)類型(8 bit）和包長(數(shù)據(jù)長度4 bit)，在包的后面發(fā)送實際應用數(shù)據(jù)，實際數(shù)據(jù)的長度和類型可以根據(jù)包頭確定。圖5所示為包的數(shù)據(jù)幀結(jié)構(gòu)。

在這種情況下，一次SPI的傳輸過程可描述如下：主控制器首先發(fā)送包頭，告知從控制器此次傳輸?shù)念愋鸵约皵?shù)據(jù)的長度。當傳輸完7個數(shù)據(jù)后，進行中斷接收，先判斷第一個字的奇偶校驗位，如果錯誤則進行軟件復位，重新接收并判斷；若正確則對數(shù)據(jù)長度和數(shù)據(jù)類型進行檢驗，按照規(guī)定的數(shù)據(jù)長度和數(shù)據(jù)類型讀取到特定的變量中，如果此次接收的數(shù)據(jù)類型沒有和規(guī)定數(shù)據(jù)類型對應上，也認為數(shù)據(jù)傳輸錯誤，進行軟件復位，重新接收并判斷。主從都采取中斷接收數(shù)據(jù)，主控制器采取主動發(fā)送，而從控制器是在產(chǎn)生中斷后，在中斷服務子程序里先讀取數(shù)據(jù)然后發(fā)送特定數(shù)據(jù)，主從的接收模式判斷完全一樣。通信過程中，有時需要從控制器主動發(fā)送一組數(shù)據(jù)，需要主控制器為從控制器提供時鐘和使能信號，從控制器才可以發(fā)送數(shù)據(jù)，運用主控制器發(fā)送偽數(shù)據(jù)的方式可以解決這個問題。在軟件協(xié)議中，規(guī)定SPI第一個字(包頭)全零(0X0000)為偽數(shù)據(jù)，當包頭接收到偽數(shù)據(jù)時，不判斷奇偶校驗、數(shù)據(jù)長度和數(shù)據(jù)類型，直接丟棄。
3.3 通信故障處理方案
實際應用系統(tǒng)，SPI的通信環(huán)境復雜，可能會影響SPI的傳輸，由于SPI 是一個串行數(shù)據(jù)的傳輸，一旦出現(xiàn)故障如果不加以排除就會影響到以后的數(shù)據(jù)傳輸，因此這個問題必須加以解決。這個方案中，根據(jù)奇偶校驗和數(shù)據(jù)類型的判斷可以發(fā)現(xiàn)SPI 通信是否出現(xiàn)故障，若判斷發(fā)現(xiàn)故障后要對故障進行消除和隔離，以免影響以后數(shù)據(jù)傳輸。
軟件可以實現(xiàn)故障消除和隔離，采用SPI的軟件復位功能，可以在判斷錯誤后，先進行復位然后使能，可以通過設置SPI FIFO發(fā)送緩沖寄存器SPIFFTX中的SPIRST位進行設置，寫0時復位SPI的發(fā)送和接收通道，但FIFO寄存器的配置保持不變，寫1時，SPI FIFO恢復發(fā)送和接收通道，不影響SPI寄存器配置。
4 實驗結(jié)果
本方案中，DSP的主頻為120 MHz，采用SPI的低速時鐘30 MHz，數(shù)據(jù)的傳輸速率配置為7.5 Mb/s。測試結(jié)果表明，SPI能很好地滿足兩片DSP之間的高速通信。在實際的測試應用中發(fā)現(xiàn)，在正常情況下，SPI通信正常，沒有通信錯誤發(fā)生；但在外界的某些干擾下，就會出現(xiàn)通信錯誤，例如在DSP實際應用系統(tǒng)中，用到DSP控制電機，當電機換向運行或轉(zhuǎn)速比較高時就會影響SPI的傳輸，會出現(xiàn)數(shù)據(jù)傳輸錯誤，這時需進行軟件復位。選擇7.5 Mb/s的通信速率是進行多次對比設置的，如果速率低，出現(xiàn)錯誤的概率就大，系統(tǒng)不穩(wěn)；若速率過快，會影響數(shù)據(jù)傳輸，丟失數(shù)據(jù)。
SPI接口實現(xiàn)簡單、I/O資源占用少、傳輸速度快[5-6]，從軟硬件方面解決了實際應用系統(tǒng)中的SPI雙向數(shù)據(jù)傳輸、任務同步和SPI通信故障等問題，成功實現(xiàn)了兩片DSP之間的雙向通信，且用軟件代替硬件實現(xiàn)了任務同步，還對SPI通信故障提出解決方案。可運用于多控制器之間的高速數(shù)據(jù)傳輸和同步。