基于DSP的伺服運(yùn)動控制器研究與開發(fā)

　　運(yùn)動控制器是數(shù)控機(jī)床、機(jī)器人等一類機(jī)電一體化設(shè)備中常用的核心運(yùn)動控制部件。現(xiàn)代數(shù)控技術(shù)對運(yùn)動控制系統(tǒng)的開放性、實(shí)時性、加工速度和精確度等性能指標(biāo)提出了越來越高的要求。隨著集成電路技術(shù)、微電子技術(shù)、計(jì)算機(jī)技術(shù)不斷發(fā)展，運(yùn)動控制器已經(jīng)從以單片機(jī)、微處理器和專用芯片作為核心的運(yùn)動控制器發(fā)展到基于PC機(jī)平臺的以數(shù)字信號處理器（DSP）和復(fù)雜可編程邏輯器件（CPLD）作為核心處理器的協(xié)處理架構(gòu)的開放式運(yùn)動控制器。這種將P C機(jī)的信息處理能力和開放式的特點(diǎn)與運(yùn)動控制器很強(qiáng)的運(yùn)動軌跡控制能力有機(jī)地結(jié)合在一起，具有信息處理能力強(qiáng)、開放程度高、運(yùn)動軌跡控制準(zhǔn)確和通用性好的特點(diǎn)。這種模式在一個統(tǒng)一的人機(jī)對話平臺上，通過DSP算法和CPLD配置進(jìn)行適當(dāng)?shù)恼{(diào)整來實(shí)現(xiàn)不同的硬件功能模塊，可以方便地和多種類型的驅(qū)動器進(jìn)行連接。因此現(xiàn)在基于PC的新一代運(yùn)動控制器成為控制系統(tǒng)的主流和發(fā)展方向。

　　本文開發(fā)的開放式運(yùn)動控制器以PC機(jī)為平臺，完成坐標(biāo)變換、軌跡規(guī)劃、粗插補(bǔ)運(yùn)算等控制指令的設(shè)置和發(fā)送，同時可以實(shí)時顯示當(dāng)前伺服系統(tǒng)的運(yùn)動位置、速度和電機(jī)狀態(tài)等參數(shù)。運(yùn)動控制器以DSP芯片作為核心處理器，完成數(shù)據(jù)處理和控制算法、進(jìn)行保護(hù)中斷的處理，通過PCI或USB總線與PC機(jī)實(shí)時通訊。CPLD芯片作為協(xié)處理器完成編碼信號的采集，鑒相處理，對脈沖和模擬量進(jìn)行配置和輸出，把DSP處理過的控制數(shù)據(jù)經(jīng)過內(nèi)部轉(zhuǎn)換送到外部設(shè)備，并管理DSP和各種外部設(shè)備的接口。該運(yùn)動控制器可以完成非勻速比同步運(yùn)動控制，支持NURBS插補(bǔ)，并提供了豐富的動態(tài)鏈接庫函數(shù)。

　　2 運(yùn)動控制器工作原理和硬件構(gòu)成

　　該控制器可實(shí)現(xiàn)四路編碼器反饋和電機(jī)控制，其核心是TI公司的TMS320LF2407數(shù)字信號處理芯片和ALTERA 公司的MAX 7000S系列CPLD器件EPM7128SLC84?？刂破鞯挠布Y(jié)構(gòu)如圖1所示。DSP完成與上位機(jī)的實(shí)時通訊，對伺服電機(jī)速度和位置的精確控制，電機(jī)狀態(tài)監(jiān)測和外部信號檢測等功能。雙口SRAM（DUAL-PORT STATIC RAM）不僅提供控制器與上位機(jī)的通訊接口，而且還為運(yùn)動軌跡控制提供了足夠的緩沖區(qū)。由于一片DSP只提供兩組正交編碼脈沖（QEP）電路，對于多于兩個電機(jī)的控制器，若用多片DSP不僅會造成DSP資源的浪費(fèi)，而且還會增加由于協(xié)調(diào)DSP之間的工作而產(chǎn)生的難度，因此這里我們用CPLD來提供另外兩組正交編碼脈沖電路，對速度、位置進(jìn)行采樣，同時用CPLD提供高速穩(wěn)定的其它邏輯控制電路。

　　運(yùn)動控制器由基板和接口卡組成，集成了DSP核心電路，通信電路，CPLD譯碼、中斷、正交編碼處理電路，編碼器信號處理電路，電壓轉(zhuǎn)換電路，光電隔離電路等。運(yùn)行過程中，PC機(jī)把粗插補(bǔ)的數(shù)據(jù)通過ISP-1581芯片傳遞給DSP進(jìn)行時間分割精插補(bǔ)。在每一個伺服周期中，CPLD器件和DSP各處理兩路反饋的正交編碼信號進(jìn)而獲取實(shí)時位置和速度，DSP計(jì)算出理論插補(bǔ)位置與實(shí)際位置的偏差，基于速度和加速度前饋進(jìn)行PID調(diào)節(jié)，計(jì)算獲得速度控制量，產(chǎn)生的輸出信號經(jīng)DAC7625進(jìn)行數(shù)模轉(zhuǎn)換及放大電路放大后將模擬電壓發(fā)送至伺服驅(qū)動器以控制電機(jī)。

　　DSP兩個事件管理模塊中的正交編碼脈沖（QEP）電路可以實(shí)現(xiàn)對兩對正交編碼信號的四倍頻和方向檢測，其定時器工作在增減計(jì)數(shù)模式，依據(jù)電機(jī)運(yùn)行情況進(jìn)行計(jì)數(shù)。根據(jù)不同伺服周期定時器內(nèi)數(shù)值的變化，可以計(jì)算獲得電機(jī)的實(shí)際位置，由M／T測速法可求得其運(yùn)行速度。另外兩個電機(jī)的反饋信號由EPM7128進(jìn)行處理，DSP與之通訊以獲取電機(jī)運(yùn)行信息。擴(kuò)展4個32位寄存器用來存儲電機(jī)當(dāng)前位置，通過實(shí)時從計(jì)數(shù)器讀取每個伺服周期走過的脈沖數(shù)與之累加實(shí)現(xiàn)。每隔一定的伺服周期，將4個16位的計(jì)數(shù)器賦初值32000使之重新計(jì)數(shù)。

　　2.1 CPLD處理電路

　　CPLD主要包括正交編碼檢測邏輯電路，DSP地址譯碼電路和計(jì)數(shù)器及中斷邏輯四個部分，它對兩個正交編碼輸入四倍頻后進(jìn)行計(jì)數(shù)，反饋給DSP。正交編碼脈沖電路的方向檢測邏輯決定了輸入序列中的哪一個是先導(dǎo)序列，接著就產(chǎn)生方向信號作為計(jì)數(shù)器的計(jì)數(shù)方向輸入。如果QEP1是先導(dǎo)序列，則所選的定時器增計(jì)數(shù)；如果QEP2是先導(dǎo)序列，則所選的計(jì)數(shù)器減計(jì)數(shù)。正交編碼脈沖電路對輸入的兩列脈沖的兩個邊沿都進(jìn)行計(jì)數(shù)，因此，由它所產(chǎn)生的時鐘頻率是每個輸入脈沖序列頻率的四倍。中斷邏輯，限位和報(bào)警等信號產(chǎn)生時向DSP申請中斷。每個軸的正負(fù)限位信號、歸零信號和報(bào)警信號，四個軸共計(jì)16個信號，這些信號相或，只要有一個信號產(chǎn)生時就產(chǎn)生一個上升沿信號，此上升沿觸發(fā)DSP中斷，DSP以查詢方式判斷是哪個信號產(chǎn)生的中斷。

　　2.2 控制卡通訊及接口

　　早期PC機(jī)通過ISA總線實(shí)現(xiàn)對電機(jī)的控制，但響應(yīng)速度慢，實(shí)時性差，后來的PCI局部總線，解決了ISA的傳輸速度慢等問題。近幾年通用串行總線USB（Universal Serial Bus）以其較快的傳輸速率和支持熱插拔等諸多優(yōu)點(diǎn)而受到用戶的廣泛受青睞。得到了許多硬件和軟件廠商的支持。USB 2.0接口的最高傳輸速率由12Mb／s提高到了480Mb／s，能夠更好地支持?jǐn)?shù)據(jù)實(shí)時傳輸。把USB引入運(yùn)動控制器，實(shí)現(xiàn)了運(yùn)動控制器的熱插拔，解決了計(jì)算機(jī)接口資源有限等問題，滿足了多軸運(yùn)動控制卡對數(shù)據(jù)實(shí)時通訊的需要。為提高運(yùn)動控制器硬件上的開放性，開發(fā)了通用的接口卡，輔助完成基板與外部的通訊。除了進(jìn)行反饋信號等的必要傳輸外，還提供了電機(jī)的限位、回零、報(bào)警、伺服使能等信號和通用I／O各8路。為防止外界信號干擾，保證控制器的可靠性和安全性，輸入輸出信號都經(jīng)由TLP521進(jìn)行光電隔離。

　　3 速度、加速度前饋PID控制算法

　　本控制器采用典型的三環(huán)調(diào)節(jié)，其中速度調(diào)節(jié)器和電流調(diào)節(jié)器的功能由伺服電機(jī)驅(qū)動器完成，電流環(huán)用來提高系統(tǒng)的動態(tài)響應(yīng)指標(biāo)，增強(qiáng)系統(tǒng)抗干擾能力；速度環(huán)用于調(diào)節(jié)伺服電機(jī)的轉(zhuǎn)速。位置閉環(huán)調(diào)節(jié)原理框圖如圖2所示，它包括位置PID調(diào)節(jié)和速度、加速度前饋，由運(yùn)動控制器底層程序完成，用于實(shí)現(xiàn)精確定位、回零等，輸出飽和控制可保證輸出電壓不會超過設(shè)定范圍。

　　位置環(huán)的計(jì)算公式為：

　　其中En為第n個采樣時刻的位置誤差；Ptarget為第n個采樣時刻的目標(biāo)位置；Pactral為第n個采樣時刻的實(shí)際位置，Un為位置環(huán)輸出速度指令電壓；為第n個采樣時刻的累積誤差值；Vt為當(dāng)前目標(biāo)速度；Kvff為速度前饋增益；At為當(dāng)前目標(biāo)加速度；Kvff為加速度前饋增益；Kp、Ki、Kd分別為比例、微分和積分增益。

　　4 Matlab仿真及結(jié)果分析

　　基于KLD-200二維數(shù)控平臺進(jìn)行仿真。平臺由兩個Panasonic公司的MSMA012A 1E伺服電機(jī)及配套的MSDA013A1A驅(qū)動器進(jìn)行控制。電機(jī)最高轉(zhuǎn)速為3000RPM，功率1 00W，增量式編碼器，2500P／r，絲杠導(dǎo)程為4mm／r。取Kp＝100、Ki＝12、Kd＝2進(jìn)行仿真。Y軸電機(jī)速度曲線與余弦曲線類似，跟隨誤差曲線如圖3所示。無前饋情況下電機(jī)跟隨誤差從開始的63個脈沖在0.137秒后上升到114個脈沖，隨后作類似余弦曲線的變化。引入前饋后，跟隨誤差從開始的63個脈沖迅速上升到109個脈沖，然后逐漸下降，在大約0.2秒后穩(wěn)定在±2個脈沖之間?？梢?，速度和加速度前饋大大減小了系統(tǒng)的跟隨誤差。利用自己開發(fā)的運(yùn)動控制器對數(shù)控平臺反復(fù)進(jìn)行控制實(shí)驗(yàn)，效果良好。梯形曲線控制實(shí)驗(yàn)中，設(shè)定加速度為10rev／s2，目標(biāo)速度300RPM，位移120mm。到達(dá)目標(biāo)速度后，驅(qū)動器顯示的電機(jī)速度波動范圍在±2RPM之間。利用VC的OnTimer（）函數(shù)實(shí)時獲取位置信息并進(jìn)行顯示，可以看出，到位后的最大超調(diào)量約為5～10個脈沖，穩(wěn)態(tài)誤差在±2個脈沖之內(nèi)，小于1mm。

　　5 結(jié)束語

　　本運(yùn)動控制采用基于DSP和CPLD的硬件方案充分發(fā)揮了DSP芯片實(shí)時高效的處理能力，系統(tǒng)設(shè)計(jì)合理，可以實(shí)現(xiàn)變傳動比的電子齒輪和多軸插補(bǔ)功能?？刂破鞑捎昧嘶谒俣群图铀俣惹梆伒腜ID調(diào)節(jié)和NURBS插補(bǔ)等先進(jìn)理論，實(shí)驗(yàn)和仿真結(jié)果表明，該運(yùn)動控制器實(shí)時性好，控制精確度高，跟隨誤差小，理論跟隨誤差小于2個脈沖，位置控制誤差小于1mm，可以滿足高速高精度加工的要求。