6核DSP加快LTE配置級(jí)別及下一代無(wú)線標(biāo)準(zhǔn)

下一代的無(wú)線通信標(biāo)準(zhǔn)LTE在提供高數(shù)據(jù)速率的同時(shí)，對(duì)系統(tǒng)成本、數(shù)字信號(hào)處理能力提出了更高的要求。飛思卡爾半導(dǎo)體公司推出的6核DSP MSC8156采用SC3850 StarCore DSP內(nèi)核和45nm工藝，處理能力高達(dá)48000MMACS，是4核DSP MSC8144處理性能的兩倍，2個(gè)用于在系統(tǒng)存儲(chǔ)器和處理器內(nèi)核間傳送數(shù)據(jù)的主總線的吞吐量高達(dá)50Gbps，可大幅提高無(wú)線寬帶基站設(shè)備功能，并提供主流及最新網(wǎng)絡(luò)配置所要求的靈活性、集成性及經(jīng)濟(jì)性。



強(qiáng)勁的內(nèi)核

每個(gè)StarCore DSP SC3850內(nèi)核的時(shí)鐘頻率為1GHz，每個(gè)內(nèi)核都有4個(gè)ALU，每個(gè)ALU具有2個(gè)16×16 MAC，在1GHz頻率下，每個(gè)ALU每秒可執(zhí)行80億次乘累加操作，即8000(MMACS)，使MSC8156的總處理能力高達(dá)48000MMACS。每個(gè)內(nèi)核具有32KB的8-way L1指令緩存、32KB的8-way L1數(shù)據(jù)緩存、512KB的8-way L2統(tǒng)一的指令/數(shù)據(jù)緩存(可配置成M2存儲(chǔ)器)、存儲(chǔ)器管理單元(MMU)、增強(qiáng)的可編程中斷控制器(EPIC)、調(diào)試和分析單元(DPU)、2個(gè)32位定時(shí)器。處理器的內(nèi)核電壓為1V，I/O電壓為1.0V、1.5 V、1.8V和2.5V。

MSC8156在6次迭代的Turbo編碼時(shí)的性能為200Mbps，在K=9(zero tail)的Viterbi編碼時(shí)的性能為115Mbp，在執(zhí)行128、256、512、1024或2048點(diǎn)的FFT/iFFT變換時(shí)的采樣率為每秒3.5億次，1536點(diǎn)的DFT/iDFT變換時(shí)的采樣率為每秒1.75億次。

豐富的集成資源

MSC8156內(nèi)部集成了32通道的DMA控制器；2個(gè)時(shí)鐘為400MHz的DDR控制器；2個(gè)頻率高達(dá)500MHz的RISC內(nèi)核QUICC引擎可獨(dú)立于DSP內(nèi)核實(shí)現(xiàn)并行的包處理；1056KB共享的M3存儲(chǔ)器；2個(gè)DDR控制器；2個(gè)serial RapidIO接口；2個(gè)千兆位以太網(wǎng)控制器；1個(gè)PCI-Express控制器；4個(gè)256通道時(shí)分復(fù)用(TDM)接口；1個(gè)16位雙向通道DMA控制器；1個(gè)SPI接口；1個(gè)UART接口和I2C接口；支持2個(gè)4x SerDes端口的HSSI；4個(gè)TDM接口，UART和I2C接口；8個(gè)軟件看門狗定時(shí)器；16個(gè)16位定時(shí)器；8個(gè)硬件信號(hào)量；32個(gè)可復(fù)用接口信號(hào)和IRQ輸入的端口；3個(gè)輸入時(shí)鐘和5個(gè)PLL，符合IEEE標(biāo)準(zhǔn)的JTAG測(cè)試接入端口(TAP)和邊界掃描架構(gòu)，有等待、停止和斷電三種低功耗待機(jī)模式，優(yōu)化的電源管理電路。

MSC8156DSP針對(duì)基帶(稱為MAPLE-B)提供的在線多加速器平臺(tái)引擎技術(shù)，與6個(gè)完全可編程的DSP內(nèi)核一起操作，以支持3G-LTE、TDD-LTE、TD-SCDMA和WiMAX標(biāo)準(zhǔn)，并且達(dá)到HSPA和HSPA+的碼速率。在單個(gè)平臺(tái)上實(shí)現(xiàn)多標(biāo)準(zhǔn)功能，就不再需要根據(jù)不同基站標(biāo)準(zhǔn)重新設(shè)計(jì)硬件，因此該器件可在宏(Macro)基站、微(Micro)基站和微微(Pico)基站的不同尺寸之間進(jìn)行擴(kuò)展。MAPLE-B包括Turbo、 Viterbi、FFT及DFT處理引擎和兩個(gè)可配置RISC引擎，這些引擎以后可以重新編程，以滿足更新需求。