HPI主機(jī)接口在多處理器系統(tǒng)中的應(yīng)用

摘要：HPI是德州儀器公司在新一代、高性能DSP芯片上配置的與主機(jī)進(jìn)行通信的主機(jī)接口。它可以實(shí)現(xiàn)與主機(jī)之間并行、高速的數(shù)據(jù)交換，構(gòu)成多機(jī)系統(tǒng)。介紹了HPI在某多處理器系統(tǒng)中的應(yīng)用，分析了構(gòu)成多機(jī)系統(tǒng)的硬件要求以及HPI的優(yōu)越性，詳細(xì)介紹了HPI的特點(diǎn)及實(shí)現(xiàn)方法。

關(guān)鍵詞：DSP 多處理器 HPI（主機(jī)接口） 主機(jī)通信

HPI是德州儀器（TI）公司在新一代、高性能DSP芯片上配置的與主機(jī)進(jìn)行通信的主機(jī)接口。它與主機(jī)之間能實(shí)現(xiàn)并行、高速的數(shù)據(jù)傳輸。在目前TI流行的DSP芯片中都配有HPI接口。

在傳統(tǒng)的單片機(jī)與主機(jī)進(jìn)行接口時，需要外擴(kuò)必要的硬件電路。當(dāng)單片機(jī)需要與主機(jī)共享RAM時，需在片外擴(kuò)展RAM及觸發(fā)、鎖存等芯片，然后主機(jī)通過DMA方式訪問該擴(kuò)展RAM，這樣一來主機(jī)可以隨機(jī)或整塊地訪問、共享RAM。另外，在片外至少需要擴(kuò)展一片鎖存器使得單片機(jī)可以中斷主機(jī)。TI的TMS320C5402HPI接口將以上功能集成到DSP內(nèi)部，使其與主機(jī)的連接變得非常簡單。而且由于HPI是集成到片內(nèi)的，主機(jī)可以達(dá)到很高的訪問速度，滿足了數(shù)字信號處理中高速度的要求。本文介紹了TI公司TMS320C5402芯片中的HPI接口在構(gòu)成某型雷達(dá)多處理機(jī)系統(tǒng)中的應(yīng)用，分析了HPI的優(yōu)越性以及構(gòu)成多機(jī)系統(tǒng)的硬件要求，詳細(xì)地介紹了HPI的特點(diǎn)及實(shí)現(xiàn)方法。

1 HPI主機(jī)接口構(gòu)成

TMS320C5402芯片的HPI接口分為HPI8（8位主機(jī)接口）和HPI16（16位主機(jī)接口）兩種，其應(yīng)用方式大同小異，限于篇幅本文主要介紹HPI8。HPI8實(shí)際上是一個8位的并行端口，主機(jī)通過它可以直接訪問DSP片內(nèi)的一段RAM。在早期的DSP中，這段公用的RAM是一段2K字的雙口RAM（對于TMSVC5402則可以訪問所有的片內(nèi)RAM）。當(dāng)主機(jī)和DSP同時訪問同一地址時，主機(jī)優(yōu)先。由于TI的DSP芯片都是16位的，而HPI8只有8根數(shù)據(jù)線，所以數(shù)據(jù)的傳輸必須以字節(jié)為單位。在DSP與主機(jī)傳送數(shù)據(jù)時，HPI能自動地將外部接口傳來連續(xù)的8位數(shù)組合成16位數(shù)后傳送給主機(jī)。

HPI主機(jī)由以下五個部分組成：

·HPI存儲器（DARAM）。HPI RAM主要用于DSP與主機(jī)之間傳送數(shù)據(jù)，也可以用作通用的雙導(dǎo)址數(shù)據(jù)RAM或程序RAM。

·HPI地址寄存器（HPIA）。它只能由主機(jī)對直接訪問。該寄存器中存放著當(dāng)前尋址的HPI存儲單元的地址。

·HPI數(shù)據(jù)鎖存器（HPID）。它也只能由主機(jī)對其直接訪問。如果當(dāng)前進(jìn)行讀操作，則HPID中存放的是要從HPI存儲器中讀出的數(shù)據(jù)；如果當(dāng)前進(jìn)行寫操作，則HPID中存放的是將要寫到HPI存儲器的數(shù)據(jù)。

·HPI控制寄存器（HPIC）。DSP和主機(jī)都能對它直接訪問。

·HPI控制邏輯。用于處理HPI與主機(jī)之間的接口信號。

HPI控制寄存器（HPIC）對HPI的工作模式進(jìn)行控制，HPIC必須在進(jìn)行HPI訪問前由主機(jī)初始化。當(dāng)主機(jī)要隨機(jī)訪問HPI RAM時，必須先發(fā)送一個地址到HPIA（HPI地址寄存器），然后訪問該地址所指向的RAM單元。當(dāng)主機(jī)需要連續(xù)訪問一段HPI RAM中，則需要發(fā)送該段首地址到HPIA，然后以地址自增的方式訪問。這時候主機(jī)每訪問完一個存儲單元后HPIA自動指向下一個單元。主機(jī)可以通過置位HPIC中的DSPINT位來中斷DSP芯片，DSP芯片也可以通過置位HPIC中的HINT位來中斷主機(jī)，此時HPI的引腳HINT被置位低電平，從而向主機(jī)發(fā)出中斷請求。主機(jī)可以通過置位HINT來屏蔽此中斷。HPI的數(shù)據(jù)、控制引腳都是專用的，它保證了HPI和DSP操作的并行性。HPI的引腳在無主機(jī)訪問時呈高阻態(tài)，因此可以直接掛在主機(jī)數(shù)據(jù)總線上，使得硬件電路特別簡單。

HPI引腳由以下幾部分組成：

（1）HD0～HD7：雙向并行三態(tài)數(shù)據(jù)總線。當(dāng)不傳送數(shù)據(jù)（HDSx或HCS=1）或EMU1/OFF=0時，HD0～HD7均處于高阻態(tài)。

（2）HCS：HPI片選信號。作為HPI的使能輸入端，在每次尋址期間必須為低電平，而在兩次尋址之間也可以停留在低電平。

（3）HAS：地址選通信號，此信號用于主機(jī)的數(shù)據(jù)線和地址線復(fù)用的情況。當(dāng)不用時此信號應(yīng)接高。

（4）HBIL：字節(jié)識別信號，用于識別主機(jī)傳送過來的是第一個字節(jié)還是第二個字節(jié)。當(dāng)HBIL=0時為第一個字節(jié)，HBIL=1時為第二個字節(jié)。

（5）HCNTL0、HCNTL1：主機(jī)控制信號，用來選擇主機(jī)所要尋址的寄存器。當(dāng)HCNTL1/HENTL0為00時，表明主機(jī)訪問HPIC；當(dāng)為01時，表明主機(jī)訪問用HPIA指向的HPID，每讀一次，HPIA事后增加1，每寫一次，HPIA事先增加1；當(dāng)為10時，表明主機(jī)訪問HPIA；當(dāng)為11時，表明主機(jī)訪問HPID，而HPIA不受影響。

（6）HDS1、HDS2：數(shù)據(jù)選通信號，在主機(jī)尋址HPI周期內(nèi)控制數(shù)據(jù)的傳送。

（7）HINT：HPI中斷輸出信號，受HPIC中的HINT位控制。

（8）HRDY：HPI準(zhǔn)備好端。高電平表示HPI已準(zhǔn)備好執(zhí)行一次數(shù)據(jù)傳送；低電平表示HPI正忙于完成當(dāng)前事務(wù)，用于連續(xù)高速主機(jī)。

（9）HR/W：HPI讀寫信號。高電平表示主機(jī)要讀HPI，低電平表示寫HPI。

（10）HPIENA：HPI允許信號，若系統(tǒng)選中HPI則將它連到高電平，否則懸空或接低電平。

主機(jī)訪問HPI的一個字包括兩個步驟：首先訪問第一個字節(jié)，此時HBIL為0；然后訪問第二個字節(jié)，此時HBIL為1；這兩步組成一個訪問單元。這個訪問單元不可被拆開或顛倒，不管當(dāng)前訪問的是HPIA、HPIC還是HPID。

HPI有兩種工作方式：

·共用尋址方式（SAM），這是常用的操作方式。在SAM方式下，主機(jī)和DSP都能尋址HPI寄存器，異步工作的主機(jī)的尋址可以在HPI內(nèi)部得到同步。如果DSP與主機(jī)的周期發(fā)生沖突，主機(jī)有優(yōu)先權(quán)。

·僅主機(jī)尋址方式（HOM）。在HOM方式下，只能讓主機(jī)尋址HPI存儲器，DSP則處于復(fù)位狀態(tài)或所有內(nèi)部和外部時鐘都停止的IDLE2空轉(zhuǎn)狀態(tài)（最小功耗狀態(tài)）；

HPI支持DSP與主機(jī)之間數(shù)據(jù)的高速傳輸。在SAM工作方式，若HPI每5個時鐘周期傳送一個字節(jié)，主機(jī)的運(yùn)行頻率可達(dá)（fdsp×n）/5。其中fdsp是DSP的時鐘頻率，n是主機(jī)進(jìn)行一次外部尋址所需的周期數(shù)，通常n為3（或4）。假定DSP的運(yùn)行頻率為100MHz，主機(jī)的時鐘頻率可達(dá)60（或80）MHz，且不需插入等待周期。而在HOM方式下，主機(jī)可以更快的速度工作，且與DSP的時鐘頻率無關(guān)。

2 應(yīng)用系統(tǒng)及結(jié)果

滑窗算法是數(shù)字信號處理中一種常用的基本算法，在通信、雷達(dá)、電子對抗、參數(shù)估計、信號識別中有著廣泛的應(yīng)用。但滑窗算法一般是遍歷性的算法，其運(yùn)算量大，在實(shí)時處理中受到限制。隨著DSP技術(shù)的發(fā)展，高速DSP芯片的出現(xiàn)，使滑窗算法的實(shí)際應(yīng)用得以擴(kuò)大。本文利用兩片TI公司的高速DSP芯片TMS320C5402，應(yīng)用其HPI接口并行實(shí)現(xiàn)多種滑窗算法，滿足了某雷達(dá)系統(tǒng)解模糊的實(shí)時需要。系統(tǒng)由兩片TMS320C5402完成所有的數(shù)字信號處理算法。主要是多重滑窗算法。根據(jù)實(shí)際系統(tǒng)的需要，將多重滑窗算法處理分布在兩片TMS320C5402上，利用其HPI接口完成多處理機(jī)之間的快速數(shù)據(jù)交換，構(gòu)成多機(jī)并行處理系統(tǒng)，完成多重滑窗算法的多機(jī)并行處理。整個系統(tǒng)的基本框圖如圖1所示。

HPI在雙處理器中的應(yīng)用原理圖如圖2所示。在本方案中，將不用的信號如HAS、HPIENA、HDS2接高，而HRDY懸空。由上面的分析可以很容易地得到HPI操作控制線占用的I/O端口，詳細(xì)的分配情況見表1。

表1 HPI操作占用的I/O端口分配圖

當(dāng)對HPIC進(jìn)行訪問時（將一個十六位的數(shù)據(jù)送到HPIC中），首先將低八位數(shù)據(jù)送到端口地址為0h的I/O空間，然后將高八位送到端口地址為020h的I/O空間。HPID、HPIA的訪問方式與之相同。下面是HPI接口初始化程序的部分代碼；

PORTW *AR0，0h

LD *AR0,*-8,a

STL A,*AR0

PORTW *AR0,020h

·代碼說明：AR0中存放的是要發(fā)送數(shù)據(jù)的地址，這一段程序?qū)⒁粋€16位的數(shù)據(jù)送到HPIC中。

參照上述步驟可以方便地通過HPI將DSP與FPGA、DSP和單片機(jī)等其它主機(jī)相連，限于篇幅，這里僅給出FPGA與DSP相連時FPGA的邏輯信號，如圖3所示。

大量仿真與實(shí)測數(shù)據(jù)表明，各項(xiàng)指標(biāo)均滿足設(shè)計要求。該系統(tǒng)已在某雷達(dá)系統(tǒng)中獲得應(yīng)用。