用AD9850激勵(lì)的鎖相環(huán)頻率合成器

摘要：提出了一種DDS和PLL相結(jié)合的頻率合成方案，介紹了DDS芯片AD9850的基本工作原理、性能特點(diǎn)及引腳功能，給出了以AD9850作為參考信號(hào)源的鎖相環(huán)頻率合成器實(shí)例，并對(duì)該頻率合成器的硬件電路和軟件編程進(jìn)行了簡(jiǎn)要說(shuō)明。

關(guān)鍵詞：DDS 鎖相環(huán) 頻率合成器 數(shù)據(jù)寄存器

以DDS（直接數(shù)字合成）激勵(lì)的PLL（鎖相環(huán)）頻率合成器，是用DDS作為參考信號(hào)源，將DDS和PLL組合在一起的一種獨(dú)特的頻率合成器方案。它綜合了DDS和PLL頻率合成器的優(yōu)點(diǎn)，具有極高的頻率分辨率、極短的換頻時(shí)間和較好的噪聲性能，而且頻率范圍寬、控制靈活，是應(yīng)用于雷達(dá)、通信等領(lǐng)域中的一種較為先進(jìn)的頻率合成方案。其電路原理框圖如圖1所示。

我們?cè)趯?shí)際工作中，以美國(guó)AD公司生產(chǎn)的DDS芯片AD9850和MITEL公司的PLL芯片SP8858為核心，完成了一款高性能的DDS+PLL的頻率合成器的設(shè)計(jì)與試驗(yàn)，并將其應(yīng)用于一無(wú)線測(cè)量接收機(jī)，收到了極好的效果。下面介紹AD9850的基本工作原理和引腳功能等，并給出頻率合成器實(shí)例的方案組成。

1 AD9850的工作原理與引腳功能

1.1 基本工作原理

AD9850采用先進(jìn)的DDS技校，在內(nèi)部集成了32位相位累加器、14位正/余弦查詢表和高性能的10位D/A轉(zhuǎn)換器以及一個(gè)高速比較器，其原理框圖見(jiàn)圖2。它通過(guò)并口或串口寫(xiě)入的頻率控制字來(lái)設(shè)定相位累加器的步長(zhǎng)大小，相位累加器輸出的數(shù)字相位通過(guò)查找正/余弦查詢表得到所需頻率信號(hào)的采樣值，然后通過(guò)D/A變換，輸出所需頻率的正弦波信號(hào)。還可以通過(guò)高速比較器將正弦波信號(hào)轉(zhuǎn)換成方波，作為時(shí)鐘信號(hào)輸出。

輸出信號(hào)的頻率FDDS由下式確定：

FDDS=Δf·FCLK/2 32 （1）

式中，Δf為32位頻率控制字的值，F(xiàn)CLK為工作時(shí)鐘。

1.2 控制方式

AD9850內(nèi)部的5個(gè)8位寄存器構(gòu)成一個(gè)40位的數(shù)據(jù)寄存器，儲(chǔ)存來(lái)自外部數(shù)據(jù)總線的數(shù)據(jù)和控制字，其中32位為頻率控制字、5位為相位調(diào)制字、1位是電源休眠（power down）功能控制，另2位儲(chǔ)存工廠保留碼（用戶編程時(shí)，應(yīng)將其設(shè)定為“00”）。寄存器可通過(guò)并行或串行方式裝載。

并行方式是在使能信號(hào)FQ_UD和寫(xiě)脈沖WCLK的控制下，通過(guò)8位數(shù)據(jù)總線D0～D7分五次來(lái)完成全部40位數(shù)據(jù)的輸入，其工作時(shí)序圖見(jiàn)圖3。在FQ_UD的上升沿，40位數(shù)據(jù)從輸入寄存器打入數(shù)據(jù)寄存器，同時(shí)將地址指針復(fù)位到第一個(gè)輸入寄存器。隨后，在WCLK的上升沿寫(xiě)入第一組8位數(shù)，并把指針指向下一個(gè)輸入寄存器。連續(xù)五次裝載以后，WCLK的上升沿?zé)o效，直到復(fù)位信號(hào)Reset有效或者FQ_UD的上升沿再次來(lái)到。

串行輸入方式如圖4所示，在WCLK的上升沿，40位數(shù)據(jù)由低位到高位依次從引腳25（D7）移入到輸入寄存器，并在FQ_UD的脈沖作用下，一次性打入到數(shù)據(jù)寄存器，以便新芯片的輸入頻率（或相位）。

1.3 主要性能

（1）單電源工作：+3.3V或+5V。

（2）接口簡(jiǎn)單，可用8位并行口或串行口直接裝載頻率和相位調(diào)制數(shù)據(jù)。

（3）片內(nèi)直高性能D/A轉(zhuǎn)換器和高速比較器，可輸出正弦波和方波。

（4）最高工作時(shí)鐘125MHz，32位頻率控制字保證在125MHz的工作時(shí)鐘下頻率分頻率達(dá)0.0291Hz。

（5）5位調(diào)相控制字，可實(shí)現(xiàn)相位調(diào)制功能。

（6）頻率轉(zhuǎn)換速率極快，可達(dá)2.3×10 7次/秒。

（7）低功耗：在125MHz時(shí)鐘頻率、+5V電源工作時(shí)，功耗為380mW；110MHz時(shí)鐘、+3.3V工作時(shí)，功耗為155mW。

（8）工作溫度范圍寬：-40℃～+85℃。

1.4 引腳功能

AD9850為28腳緊縮型小外形封裝（SSOP），其管腳排列見(jiàn)圖5，引腳功能如表1所示。

表1 引腳功能

2 用AD9850作參考信號(hào)源的PLL頻率合成器實(shí)例

2.1 硬件設(shè)計(jì)

本頻合器是一個(gè)頻率范圍1.6GHz～2.9GHz的頻率合成器，其硬件組成框圖如圖6所示。AD9850工作在100MHz參考時(shí)鐘下，產(chǎn)生16MHz左右的正弦波信號(hào)，其D/A轉(zhuǎn)換器的輸出經(jīng)過(guò)一個(gè)中心頻率為16MHz、帶寬為4MHz的帶通濾波器之后，給PLL芯片SP8858提供鑒相標(biāo)頻。SP8858是一種高性能的脈沖吞除式數(shù)字鎖相環(huán)頻率合成器芯片，其工作頻率高達(dá)1.5GHz，片內(nèi)PD采用線性的數(shù)字鑒頻—鑒相器，最高鑒相頻率可達(dá)5MHz；內(nèi)部還包括÷16/17（或÷8/9）的雙模前置分頻器，兩個(gè)15位的程序分頻器，一個(gè)4位的吞脈沖計(jì)數(shù)器和一個(gè)13位的參考分頻器。兩個(gè)程序分頻器數(shù)據(jù)緩沖器可輪流工作，有助地減少頻合器的換頻時(shí)間。外部的微處理器可通過(guò)對(duì)片內(nèi)的三總線串行數(shù)據(jù)接口進(jìn)行操作，來(lái)控制各分頻器的狀態(tài)和數(shù)據(jù)刷新。

AD9850和SP8858的置數(shù)由數(shù)字信號(hào)處理芯片TMS320C32的串口控制。在我們?cè)O(shè)計(jì)的無(wú)線測(cè)量接收機(jī)中，整個(gè)系統(tǒng)的控制和數(shù)字信號(hào)的處理由TMS320C32完成。為了簡(jiǎn)化系統(tǒng)，將TMS320C32的串行用于頻率合成器的置數(shù)和頻率刷新。

環(huán)路濾波器是由低噪聲運(yùn)放LT1028構(gòu)成的有源二階低通濾波器，VCO由HE404B和HE486B兩只低噪聲壓控振蕩器分段組成，以覆蓋1.6GHz～2.9GHz的頻率范圍。VCO的輸出信號(hào)分成兩路，一路經(jīng)放大和4分頻后送入SP8858進(jìn)行程序分頻、鑒相；另一路經(jīng)由RFIC芯片ERA-A放大后作為本振信號(hào)輸出。

2.2 軟件編程

軟件編程比較簡(jiǎn)單，主要是根據(jù)AD9850和SP8858的控制字方式，由TMS320C32通過(guò)串口分別將相應(yīng)控制字裝載到兩只芯片中去，以產(chǎn)生需要信號(hào)的頻率。

在本例中，SP8858主要控制信號(hào)頻率的粗調(diào)，其步進(jìn)量Δf為4MHz;AD9850實(shí)現(xiàn)信號(hào)頻率的細(xì)調(diào)，控制其輸出頻率在16MHz附近變化，步進(jìn)量接近1Hz。

SP8858的編程規(guī)則可參考文獻(xiàn)[2]。從系統(tǒng)的總體設(shè)計(jì)考慮，為了與SP8858的串行送數(shù)方式一致，AD9850的數(shù)據(jù)輸入方式也采用串行方式（此時(shí)，芯片的2腳應(yīng)接地，3腳和4腳接VDD，數(shù)據(jù)從25腳輸入），串行裝載時(shí)40位數(shù)據(jù)的功能見(jiàn)表2，編程時(shí)應(yīng)將“W2 W33 W34”置“000”。

2.3 測(cè)試結(jié)果

采用此方案研制的頻率合成器經(jīng)實(shí)用測(cè)試，其輸出信號(hào)頻率范圍為1.5GHz～2.9GHz，頻率分辨率為1Hz；輸出功率為+9dBm；帶內(nèi)雜散抑制為-60dBc；偏離中心頻率10kHz的相位噪聲為-90dBc/Hz。

表2 串行裝載時(shí)40位數(shù)據(jù)的功能

實(shí)踐證明，在本方案中，將DDS輸出端的低通濾波器改為帶通濾波器，對(duì)于減小整個(gè)頻率合成器的雜散噪聲非常有效。