LVDS分離器簡化高速信號分配

近年來，隨著微處理器、DSP、數(shù)字ASIC時鐘頻率的提高，在一些新興領域中，背板信號的數(shù)據(jù)速率和總線吞吐率也在穩(wěn)定提高。而速率的提高使得基于TTL單端信號的功耗大、有抖動和高電平輻射等缺點越來越突出，盡管一些報道認為利用這種標準速率能夠保持在50MHz以上，但是，由于傳輸線阻抗失配和串擾以及較為困難的電源去耦等問題，迫使設計人員尋求更為有效的解決方案。

能夠保證所有總線和背板帶寬的直接途徑增加總線寬度，但采用這種方法會增大線路板布局的難度，而且需要引腳數(shù)非常多的連接器，這將導致系統(tǒng)成本的提高、而且非常笨重。當距離超出幾個厘米時，采用串行通訊方式是解決上述問題的一個有效方案。對于高速通信系統(tǒng)，如3G基站、路由器、加載/卸載復用器及其它設備，采用串行通訊方式能夠獲得很大收益。為了保證背板通信具有低誤碼率、低串擾和低輻射，通?？捎玫蛪翰罘中盘枺↙VDS）替代TTL信號。

1 LVDS、ECL、PECL、CML的特征

LVDS已在對信號完整性、低抖動及較高共模特性要求較高的系統(tǒng)中得到了越來越廣泛的應用。是目前用于高速串行接口的有效方案之一。這種方案與ECL、PECL、CML等標準互不相同。其中ECL是基于雙極型晶體差分對管的傳統(tǒng)高速邏輯標準，采用負偏置電源。PECL則由ECL標準發(fā)展而來，在PECL電路中省去了負電源。新一代的ECL器件具有200ps左右的延遲時間，可用于頻率高于3GHz的系統(tǒng)。在現(xiàn)有的接口標準中，CML的工作速率最高，可用于千兆位數(shù)據(jù)速率的系統(tǒng)。與其它標準相比，它還具有一個集成的50Ω匹配電阻，從而大大簡化了設計。只是當每個端點工作在不同的電源電壓時，需外接耦合元件。

表1列出了LVDS相對于ECL、PECL、CML系統(tǒng)的主要特點，按照EIA/644LVDS和IEEE1596.3標準規(guī)定，LVDS采用差分信號，信號范圍為250mV至400mV、直流偏置1.2V。

表1 LVDS、ECL、PECL、CML邏輯標準對照表

LVDS的差分特性使其具有了許多優(yōu)點，如抑制共模噪聲，自身不產(chǎn)生噪聲等（假設差分信號完全同步，正、負輸出之間沒畸變）。另外，LVDS能夠用CMOS工藝實現(xiàn)，易于同其它電路一起集成。

由于LVDS是差分信號，吸取電源電流的峰值較低，只需加適當?shù)娜ヱ铍娙菁纯山鉀Q電源退耦問題。通常LVDS的功率低于ECL和CML，當然，在某種程度上這取決于所采用的匹配方案。

2 LVDS的應用

LVDS大多用于時鐘分配和一點到多點的信號分配。時鐘分配對不同子系統(tǒng)需要同一參考時鐘源的數(shù)字系統(tǒng)非常重要，因為多數(shù)情況下基站的DSP需要與射頻信號處理器同步，因而需要利用鎖相環(huán)（PLL）來產(chǎn)生所需要的本振頻率，還應將A/D轉(zhuǎn)換鎖定到中心參考時鐘上。當與無線接收機一起工作時，還必須以盡可能低的輻射分配時鐘，以避免對小信號通路的影響。

把高速信號分配給不同單元時可以采用不同的策略，其中有兩種極端情況：一種是鈄一路信號源/驅(qū)動器的信號分配給所有單元（稱為“多點分配器”）；另一種是將多路信號分配給一個單元（稱為“多點至單點復用器”）。圖1給出了這兩種情況的區(qū)別。對于多點分配器，驅(qū)動器要保證足以驅(qū)動所有的接收器和傳輸媒介（電纜、連接器、背板），且總線通常需要在末級接收器加匹配阻抗。所有分支與總線的距離應盡可能短，以避免影響信號的完整性，做到這一點對于目前的高密度線路板并非易事。

多點至單點復用結(jié)構(gòu)中需要多路驅(qū)動器，可看作是點到點的操作，相當于驅(qū)動器與一路本地終端接收機之間的通信。這種結(jié)構(gòu)減少了信號完整性問題，可保證傳輸媒介的阻抗盡可能一致，并可消除多條支路產(chǎn)生的干擾。MAX9150就是這樣的一種單片IC，利用它可實現(xiàn)多點到單點復用的低抖動、10端口LVDS中繼。

3 MAX9150的特點

MAX9150適用于高速數(shù)據(jù)或時鐘分配系統(tǒng)，具有低功力量、低噪聲、小尺寸等特點。該芯片采用單路LVDS輸入，能夠?qū)温份斎霃椭频?0路輸出中的任一端口。圖2是其應用接圖。

MAX9150能夠接受幅值為100mV～1V的差分信號，輸出級利用電流控制電路可提供5mA～9mA的輸出電流。由于MAX9150提供的是電流輸出，所以外端所接電阻確定了差分信號的擺幅。每路差分輸出最好選用50Ω匹配電阻，以便于在端點帶有100Ω匹配電阻的傳實現(xiàn)到點的信號分配。該器件的峰-峰值抖動為120ps（最大值，共中包括確定性抖動和隨機抖動），這一數(shù)值在時間誤差比較敏感的高速互連應用中可以保證數(shù)據(jù)通信的高度可靠，特別是對于那些內(nèi)嵌時鐘信息的系統(tǒng)。MAX9150 LVDS中斷器的高速切換能力可保證數(shù)據(jù)速率在400Mbps時使通道間的誤差低于100p。MAX9150采用3.3V電源，在400Mbps數(shù)據(jù)速率下的電流損耗低于160mA。低功耗關斷模式將電源電流降至10μA，當輸入出現(xiàn)驅(qū)動能力不足、開路或斷路時，失效保證功能能夠?qū)⑤敵鲋脼楦唠娖蕉蛊骷P斷。MAX9150的關鍵參數(shù)如表2所列。

表2 MAX9150的關鍵特性

4 其它類型的LVDS電路

表3列出了一些Maxim公司其它類型的LVDS芯片，這些芯片可以與MAX9150配合使用，也可以作為獨立器件使用。圖2是下述兩種芯片與MAX9150配合使用的一個范例，圖中MAX9110將CMOS電平轉(zhuǎn)換成LVDS電平，為MAX9150提供輸入；在傳輸線終端，MAX9111微型SOT32接收器將LVDS電平轉(zhuǎn)換成COMS電平。

表3 Maxim的LVDS芯片

5 小結(jié)

對于信號速率高于十至數(shù)百MHz的應用，最好選用LVDS邏輯標準，由此所得到的性能指標遠遠高于采用TTL邏輯標準的方案。LVDS差分特性使其具有極高的共模噪聲抑制能力，與ECL、CML邏輯相比可提供更低的功率損耗。基于LVDS技術(shù)的芯片可廣泛用于數(shù)據(jù)速率高速400Mbps、甚至高于400Mbps的時鐘/信號分配系統(tǒng)。Maxim的該系統(tǒng)產(chǎn)品具有極低的信號抖動和噪聲，其功率消耗也較低。