FPGA將成為傳統(tǒng)DSP的有力挑戰(zhàn)

寬帶革命

市場環(huán)境的變化將會改變未來幾年內DSP實現(xiàn)的方式。最顯著地，寬帶革命將帶來最大的挑戰(zhàn)。
寬帶革命是由傳統(tǒng)上分別屬于不同領域的許多技術的融合所引發(fā)。其中包括計算、電信/無線、視頻、圖像和網絡等。圖1突出了由這一融合而新產生的一些新應用。

此類新興應用需要處理的模擬和數(shù)字數(shù)據(jù)量呈指數(shù)型增長。這又進一步加大了對更快的DSP的需求。雖然摩爾定律仍適用于目前最快的DSP，但在所需要的性能水平與實際DSP器件所提供性能水平間的差距仍在不斷增大（參看圖2）。因此很明顯，DSP要滿足寬帶革命所提出的挑戰(zhàn)必須尋求新的數(shù)據(jù)處理方法。

此外，今天快速變化的市場上，產品上市時間縮短。同時由于競爭產品跟上的速度更快，因此產品量產階段更短。所以，上市時間變得更為關鍵，F(xiàn)PGA供應商很早就意識到了這一點。過去上市晚僅僅是利潤少一些，今天則意味著根本沒有利潤，甚至某些情況下是生意徹底失敗！

這意味著DSP需要足夠靈活以滿足不斷縮短的上市時間要求。

采用FPGA實現(xiàn)高性能DSP

主流制造商，如TI、ADI和Motorola，生產的傳統(tǒng)DSP有通用產品或特殊應用標準產品（ASSP）。通用DSP的優(yōu)點是通過編程可以應用在廣泛的產品中。而特殊應用產品則是針對特定的應用而開發(fā)的，如ADSL調制解調器（帶DSP核心的ASSP），或針對特定客戶而開發(fā)（帶DSP核心的ASIC）。在性能要求較低的應用中，甚至也可利用微處理器作為DSP。

傳統(tǒng)通用DSP采用馮-諾依曼（Von Neumann）結構，或某種類型的擴展。此類結構本質上是串行的，因此性能受到一定的限制。傳統(tǒng)DSP中的乘法和累加（MAC）部件通常是共享資源的。

FIR濾波器對輸入信號進行濾波，其方法是將每一輸入信號數(shù)據(jù)樣本與幾個恒定數(shù)值（系統(tǒng)）相乘，然后對結果進行累加。加到輸入信號上的MAC操作越多，濾波器越精確。例如，256階FIR濾波器中對每個數(shù)據(jù)樣本需要進行256次MAC操作，然后才能處理下一個樣本。

FPGA供應商在其產品中也提供了DSP功能。例如，世界上的許多手機基站產品采用了Xilinx公司Virtex-E FPGA。為了建立大量的連接，手機基站需要處理大量的數(shù)據(jù)，其中大部分是采用某種DSP實現(xiàn)的。

FPGA提供的DSP性能已超過1280億MAC每秒，大大高于目前主流供應商所能提供的傳統(tǒng)DSP的性能。Virtex-II可以提供6千億MAC每秒的性能。為達到這樣的性能，F(xiàn)PGA采用了多路并行結構處理輸入信號（參看圖3）。

采用這種并行結構，256階FIR濾波器中的每個樣本可以在一個時鐘周期內處理完，因此極大地改善了DSP的性能和效率。

PLD中嵌入DSP

很多PLD廠商開始采取行動。Xilinx作為世界可編程邏輯器件的領導廠商，擁有先進的FPGA技術以及先進的開發(fā)工具。2000年11月，推出DSP行動，試圖進入這一市場。

Xilinx XtremeDSP行動的目標是希望滿足寬帶革命的高性能挑戰(zhàn)。其它特性還包括根據(jù)如芯片面積（相應于使用的資源）和系統(tǒng)頻率來優(yōu)化DSP設計。XtremeDSP行動還推出了一些開發(fā)工具可彌補傳統(tǒng)上在DSP和FPGA設計方法間存在的差距。

Virtex-II提供的性能包括：

·千萬門FPGA結構允許實現(xiàn)大量的并行處理。

·最多達192（18×18）個嵌入式乘法器，工作頻率依字大小不同最高可達250MHz，可在最小的芯片面積上實現(xiàn)快速無延遲乘法操作。

·最多3.5M位完全雙口塊RAM，可優(yōu)化數(shù)據(jù)緩沖和存儲。

新的Virtex-II系列的增強結構使其在實現(xiàn)需要計算的算法時具有獨特的優(yōu)勢。Xilinx提供的測試數(shù)據(jù)表明，Xilinx FPGA比業(yè)界最快的DSP運行要快100倍。因此，單個FPGA即可代替?zhèn)鹘y(tǒng)上所謂的DSP處理器陣列。

傳統(tǒng)上基于SRAM的FPGA具有現(xiàn)場容易改變和升級的靈活性，除此以外，XtremeDSP還增加了如下性能。

兩個這樣的新性能即是分布式資源和分段布線（segmented routing）。

·分布式DSP資源——這使設計者可以根據(jù)算法和性能要求改變DSP結構，從而達到面積/成本或性能/系統(tǒng)頻率最優(yōu)的設計。

·分段布線（采用動態(tài)互連）——可保證與器件大小和集成到FPGA中的其它系統(tǒng)功能無關，始終達到最高的性能。

Xilinx XtremeDSP計劃中最令人心動的方面可能就是能夠提高生產率。XtremeDSP計劃縮短了FPGA DSP設計周期。將主要通過配合Simulink使用的MathWorks系統(tǒng)生成器和濾波器生成器來實現(xiàn)。

·Simulink系統(tǒng)生成器——傳統(tǒng)上FPGA和DSP的設計流程非常不同。利用與MathWorks的伙伴關系，Xilinx開發(fā)的系統(tǒng)生成器填補了FPGA和傳統(tǒng)DSP設計流程間的差距。

·濾波器生成器——如前面所述，數(shù)字濾波器是DSP最經常的用途。一系列DSP供應商提供了濾波器生成器以加快漫長的濾波器設計過程。然而，目前市面的FPGA濾波器生成器要么只能生成完全串行（即生成芯片面積最小但性能最低的實施方案）的濾波器或完全并行（生成性能最高但芯片面積效率最低的實施方案）的濾波器。然后，多數(shù)的DSP設計并不是需要完全串行或完全并行的實施方案，而是介于其中的混合方案。Xilinx濾波器生成器是約束條件驅動的，可以根據(jù)給定的性能級別或并行程度生成占用資源最優(yōu)的實施方案。