數(shù)字正交上變頻器AD9857在高頻雷達(dá)系統(tǒng)中的應(yīng)用
摘要:介紹了數(shù)字正交上變頻器AD9857結(jié)構(gòu)、原理、功能,并給出了其在高頻雷達(dá)系統(tǒng)發(fā)射通道中的具體應(yīng)用。
本文引用地址:http://butianyuan.cn/article/242326.htm關(guān)鍵詞:上變頻 AD9857 并口
隨著數(shù)字技術(shù)的發(fā)展、短波通信的實(shí)現(xiàn)已從模擬電路向數(shù)字電路轉(zhuǎn)變,由中小規(guī)模向超大規(guī)模集成電路轉(zhuǎn)變,進(jìn)而向軟件無線電(Software Radio)的概念發(fā)展。數(shù)字化是現(xiàn)代通信發(fā)展的總趨勢(shì)。因此,與短波通信聯(lián)系緊密的高頻雷達(dá)也必然要向數(shù)字化方向發(fā)展。一般來講,在雷達(dá)設(shè)備或系統(tǒng)中,通用發(fā)射通道的電路有兩種實(shí)現(xiàn)方法:一種是傳統(tǒng)的鎖相環(huán)(PLL)電路;另一種就是直接數(shù)字合成(DDS)。與鎖相環(huán)相比,DDS具有頻率分辨率高、頻率變化速度快、線性相位變化、易于數(shù)字控制等優(yōu)點(diǎn),因而發(fā)射通道核心部分采用基于DDS的14位正交數(shù)字上變頻器AD9857。
顧名思義,正交數(shù)字上變頻器AD9857在雷達(dá)系統(tǒng)中起上變頻的作用,即將基帶數(shù)字信號(hào)調(diào)制到載頻,輸出調(diào)制后的模擬信號(hào)。
1 AD9857的結(jié)構(gòu)和工作原理
AD9857的內(nèi)部結(jié)構(gòu)如圖1所示。主要包括輸入數(shù)據(jù)組合、CIC與反CIC濾波器、固定插值濾波器、正交調(diào)制器、DDS核心、反SINC濾波器、輸出幅度乘法器、14位DAC。
1.1 內(nèi)部結(jié)構(gòu)
輸入數(shù)據(jù)轉(zhuǎn)換
將串行輸入的基帶數(shù)字信號(hào)轉(zhuǎn)換成14位并行數(shù)據(jù)。由于基帶信號(hào)的I/Q分量是交替輸入的,所以必須保證I/Q分量與輸入時(shí)鐘PCLK的同步性,使其能轉(zhuǎn)換成兩路并行的I/Q數(shù)據(jù)流,送往下一級(jí)電路。
CIC與反CIC濾波器
CIC(內(nèi)插級(jí)聯(lián)積分梳狀濾波器)為一個(gè)編程過采樣濾波器,過采樣率為:2X~63X。
由于CIC具有低通特性,所以在其前端有一個(gè)反CIC濾波器來對(duì)此加以補(bǔ)償。
固定插值濾波器
固定插值濾波器由兩個(gè)半帶濾波器HB實(shí)現(xiàn)。它用來將輸入數(shù)據(jù)過采樣4X。另外,和CIC一樣,它也具有低通特性。
用以將基帶數(shù)字信號(hào)的頻譜調(diào)制到所需的載頻上(上變頻)。DDS(直接數(shù)字合成)產(chǎn)生正交調(diào)制所需要的正弦、余弦兩路數(shù)字載波,其頻率可由相應(yīng)頻率控制字控制。CIC輸出的I/O數(shù)據(jù)分別與這兩路數(shù)字載波相乘,然后再相加或相減,便得到調(diào)制后的數(shù)字中頻信號(hào)。
DDS核心
用于產(chǎn)生sin/cos載波參數(shù)考信號(hào),載頻(fout)與頻率控制字(FTWORD)和系統(tǒng)時(shí)鐘(SYSCLK)的關(guān)系如下:
fout=(FTWORD* SYSCLK)/2 32
其中,fout、SYSCLK的單位是Hz,F(xiàn)TWORD是從0到2,147,483,647(2 32-1)的十進(jìn)制數(shù)。
反SINC濾波器
由于14位DAC的零階保持效應(yīng),其輸出信號(hào)的頻譜會(huì)被SINC包絡(luò)所加權(quán)。反SINC濾波器對(duì)輸入數(shù)據(jù)進(jìn)行預(yù)處理,以抵消SINC包絡(luò)造成的失真。
輸出幅度乘法器
用于對(duì)最終輸出信號(hào)幅度的調(diào)整,其值由相應(yīng)可編程寄存器決定,范圍是:0~1.9921875。
14位DAC
用于將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)。數(shù)模轉(zhuǎn)換過程會(huì)在n*SYCLK±FCARRIER(n=1,2,3)處產(chǎn)生干擾信號(hào),須外接一個(gè)RLC濾波器加以消除。
1.2 工作原理
輸入AD9857的是14位并行數(shù)據(jù)。這14位數(shù)據(jù)由I/Q交替輸入。AD9857只完成數(shù)字信號(hào)的正交上變頻調(diào)制,對(duì)數(shù)字信號(hào)的編碼、插值、脈沖整形等過程須在其送到AD9857前完成。
AD9857將交替輸入的I/Q信號(hào)分成兩路。從輸入到信號(hào)分離器一直到正交調(diào)制器,AD9857內(nèi)的數(shù)據(jù)流都是兩路I/Q信號(hào)。
AD9857內(nèi)的系統(tǒng)時(shí)鐘信號(hào)SCLK提供了其內(nèi)部的所有時(shí)序。CIC輸出的I/Q數(shù)據(jù)的采樣率與DDS數(shù)字載波的采樣率相同,也就是AD9857的系統(tǒng)時(shí)鐘頻率SYSCLK。所以調(diào)制后的信號(hào)實(shí)際上是一組采樣率為SYSCLK的數(shù)據(jù)流。
1.3 工作模式
AD9857具有三種工作模式:正交調(diào)制器模式、單頻輸出模式、插值DAC模式。當(dāng)工作在正交調(diào)制器模式時(shí),DDS核心提供一個(gè)正交的本振信號(hào)(sincos)到正交調(diào)制器,在那里分別與IQ數(shù)據(jù)相乘、相加,產(chǎn)品一個(gè)正交調(diào)制的數(shù)據(jù)流。所有這些都在數(shù)字域內(nèi)發(fā)生,僅當(dāng)數(shù)字的數(shù)據(jù)流加到14位DAC輸出時(shí)才變成正交調(diào)制的模擬輸出信號(hào);當(dāng)工作在單頻輸出模式時(shí),AD9857相當(dāng)于一個(gè)頻率源,14位數(shù)據(jù)信號(hào)并不加到AD9857。內(nèi)部DDS核心在頻率控制字的控制下產(chǎn)生一個(gè)單頻信號(hào)。該信號(hào)經(jīng)過反向SINC濾波器和輸出幅度控制器后加到14位DAC輸出。當(dāng)工作在插值DAC模式時(shí),14位數(shù)據(jù)輸出后仍是基帶信號(hào),即沒有調(diào)制。對(duì)信號(hào)進(jìn)行過采樣操作并保持原始信號(hào)的頻譜不變時(shí),用該模式。
2 AD9857的引腳描述和技術(shù)特性
AD9857是基于CMOS的超大規(guī)模集成芯片。共有80個(gè)引腳,各引腳的說明如表1所示。
表1 AD9857引腳
引腳 | 助記符 | I/O | 引腳 | 助記符 | I/O |
20~14,7~1 | D0~D6,D7~D13 | I | 45 | IOUT | O |
8~10,31~33,73~75 | DVDD | 46 | IOUT | O | |
11~13,28~30,70~72,76~78 | DGND | 49 | DAC_BP | ||
21 | PS1 | I | 50 | DAC_RESET | I |
22 | PS0 | I | 55 | PLL_FILTER | O |
23 | CS | I | 60 | DIFFCLKEN | I |
24 | SCLK | I | 62 | REFCLK | I |
25 | SDIO | I/O | 63 | REFCLK | I |
26 | SDO | O | 66 | DPD | I |
27 | SYNCIO | I | 67 | RESET | I |
34,41,51,57 | NC | 68 | PLL_LOCK | O | |
35,37,38,43,48,54,58,65, | AVDD | 69 | CIC_OVRFL | O | |
36,3910,42,44,47,53,56,59,61,65 | AGND | 79 | PDCLK/FUD | I/O | |
80 | TxENABLE | I |
AD9857的技術(shù)特性:
200MHz的內(nèi)部時(shí)鐘率
14位的數(shù)據(jù)總線
極好的動(dòng)態(tài)特性(80dB SFDR @ 65MHz(±100kHz模擬輸出)
4~20倍PLL可編程參考時(shí)鐘
內(nèi)置32位正交DDS
FSK兼容
8位輸出幅度控制
單引腳掉電功能
4個(gè)可編程的通過引腳可選的信號(hào)模式
反SINC濾波器
簡(jiǎn)單的控制接口:10MHz串行,2或3線SPI兼容
3.3V供電
單端或差分輸入的參考時(shí)鐘
可工作溫度范圍:-40~+85℃
其封裝是80引腳的LQFP表面封裝。
3 計(jì)算機(jī)并口對(duì)AD9857的控制
為便于計(jì)算機(jī)對(duì)AD9857進(jìn)行實(shí)時(shí)控制,采用計(jì)算機(jī)并口(Parallel Port)作為AD9857與計(jì)算機(jī)的接口。
3.1 計(jì)算機(jī)并口的結(jié)構(gòu)
并行端口又叫并行打印機(jī)適配器、Centronics適配器、Centronics端口,或簡(jiǎn)稱并口。在通用計(jì)算機(jī)上,并口的輸出連接在一個(gè)25針D型連接口上。實(shí)際的并口使用了17個(gè)信號(hào),分別包括在3個(gè)內(nèi)部端口中。它們是:DATA端口(輸入輸出端口,包括8個(gè)數(shù)據(jù)信號(hào));STATUS端口(輸入端口,包括5個(gè)狀態(tài)信號(hào));CONTROL端口(輸出端口,包括4個(gè)控制信號(hào))。并口結(jié)構(gòu)如表2所示。
表2 并口結(jié)構(gòu)
DB-25 | Centronic | 寄存器 | I/O | 數(shù)據(jù)位 |
1 | 1 | Control | out | C0 |
2~9 | 2~9 | Data | out | D1~D8 |
10 | 10 | Status | in | S6 |
11 | 11 | Status | in | S7 |
12 | 12 | Status | in | S5 |
13 | 13 | Status | in | S4 |
14 | 14 | Control | out | C1 |
15 | 32 | Status | in | S3 |
16 | 31 | Control | out | C2 |
17 | 36 | Control | out | C3 |
18~25 | 19、21、23、25、27、29、30、34 | GROUND |
3.2 計(jì)算機(jī)并口與AD9857的接口
硬件方面,用一根通用打印機(jī)并口線將計(jì)算機(jī)并口與AD9857電路連接起來,連接方法如表3所示。
表3 AD9857與并口的連接
并口引腳 | AD9857引腳 | 并口寄存器 |
p1 | LtchData | c0 |
p2 | Sclk(pin24) | d0 |
p3 | SDIO(pin25) | d1 |
p4 | Cs(pin23) | d2 |
p5 | Ps0(pin22) | d3 |
p6 | Ps1(pin21) | d4 |
p7 | Reset(pin21) | d5 |
p8 | Reset(pin67) | d6 |
p9 | SYNCIO(pin27) | d7 |
p14 | DIG_PWOR_Down(pin66) | c1 |
p31 | FUD(pin79) | c2 |
p32 | Readback_Enable | s3 |
p36 | =1,disable FUD input,modulation =0,enable FUd input,sigle tone | c3 |
軟件方面,采用VC6.0語言。分別編寫了一個(gè)類對(duì)并口和AD9857進(jìn)行控制,通過對(duì)這些類的調(diào)用分別寫出各種實(shí)用程序。這樣增強(qiáng)了程序的實(shí)用性,也便于計(jì)算機(jī)對(duì)并口進(jìn)行實(shí)時(shí)控制。
4 AD9857在高頻雷達(dá)系統(tǒng)發(fā)射通道中的應(yīng)用
4.1 發(fā)射通道的工作原理
AD9857接收VXI3250(接收機(jī))輸出的參考頻率作為其參考時(shí)鐘;接收計(jì)算并口輸出的控制信號(hào);輸出時(shí)序控制信號(hào)到WT6701(通用DSP芯片TMS320c6701板卡),同時(shí)接收WT6701輸出的基帶數(shù)字信號(hào),生成已調(diào)連續(xù)射頻信號(hào);將射頻信號(hào)輸出給發(fā)射機(jī)。見圖2。在發(fā)射通道中,AD9857工作在正交調(diào)制模式。
4.2 實(shí)驗(yàn)結(jié)果
以下是AD9857對(duì)偽隨機(jī)信號(hào)調(diào)制后的頻譜,即將偽隨機(jī)信號(hào)調(diào)制到30MHz載頻后的頻譜,見圖3、圖4。AD9857參數(shù)設(shè)置如下:外接40MHz參考時(shí)鐘,參考時(shí)鐘因子為5,CIC插值率為32。
評(píng)論