關(guān) 閉

新聞中心

EEPW首頁 > 工控自動(dòng)化 > 設(shè)計(jì)應(yīng)用 > 基于ADSP-BF533處理器的去方塊濾波器的實(shí)現(xiàn)及優(yōu)化

基于ADSP-BF533處理器的去方塊濾波器的實(shí)現(xiàn)及優(yōu)化

作者: 時(shí)間:2008-03-20 來源:網(wǎng)絡(luò) 收藏
優(yōu)化實(shí)現(xiàn)的去方塊濾波模塊,基于原有的H.264解碼器上對一個(gè)25幀約400 kbit/s的圖像序列進(jìn)行濾波,大概需要250 MHz的時(shí)鐘周期,而解碼器的總周期約為700 MHz的時(shí)鐘周期,從而使得解碼器的解碼速度達(dá)到約20幀/s,基本達(dá)到準(zhǔn)實(shí)時(shí)解碼的要求。

  該實(shí)現(xiàn)方法相對于參考模塊進(jìn)行了較好的優(yōu)化,但通過對程序進(jìn)行耗時(shí)分析,在讀取待濾波數(shù)據(jù)和重新寫入已濾波的數(shù)據(jù),獲取BS值的GetBs函數(shù)和進(jìn)行濾波的EdgeLoop函數(shù)方面都還有進(jìn)一步提升的空間。對于片外片內(nèi)數(shù)據(jù)的交互可以采用DMA技術(shù),在濾波的同時(shí)進(jìn)行數(shù)據(jù)讀寫,從而抵消數(shù)據(jù)搬移消耗的時(shí)鐘周期;對于GetBs和EdgeLoop中的匯編代碼實(shí)現(xiàn)效率還有進(jìn)一步改進(jìn)的空間;這兩方面也是下一步的改進(jìn)方向。


上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉