一種基于WM8741的音頻解碼器研究與設(shè)計

　　3．2數(shù)字音頻信號接收模塊

　　CS8416是數(shù)字音頻信號接收電路的核心。在軟件控制方式下，MCU通過SPI或I2C接口沒置參數(shù)。該方式還可靈活更改內(nèi)部配置。在無MCU時則通過硬件控制方式改變其特定引腳電平實現(xiàn)控制。由于本系統(tǒng)中無MCU，因此采用硬件控制方式。在SDOUT引腳上用一只47kΩ電阻下拉至地即可，且引腳AUDIO、RCBL、U、C等不能懸空，必須通過一只47kΩ電阻上拉至高電平或下拉至低電平，以便系統(tǒng)復位后，CS8416通過檢測這些引腳電平?jīng)Q定其工作狀態(tài)。表1為該系統(tǒng)設(shè)計的控制引腳的配置。

　　CS8416具有多個可選的音頻輸入接口。該系統(tǒng)設(shè)計是將CS8416的引腳RXSEL1接高電平，引腳RXSEL0接地，選擇引腳RXP3作為音頻數(shù)據(jù)輸入接口。音頻時鐘重建通過片上的鎖相環(huán)(PLL)實現(xiàn)，該鎖相環(huán)不需要過多地改變外部元件即可在很大范圍內(nèi)鎖定輸入音頻數(shù)據(jù)中的取樣頻率Fs。但外接電阻電容組成的濾波電路也會影響其頻率變化范圍。為了獲得一個低抖動的重建時鐘，外接濾波器的電阻電容值如圖2所示。

　　3．3數(shù)模轉(zhuǎn)換模塊

　　WM874l的I2S輸入接口與CS8416的輸出連接時中間加入100Ω電阻進行緩沖，如圖2所示。WM874l設(shè)定硬件控制模式，即通過特定引腳的上拉或下拉狀態(tài)決定其工作狀態(tài)，且所有上拉或下拉的電阻均為10kΩ。該系統(tǒng)設(shè)計的WM8741控制引腳設(shè)置如表2所示。

　　WM874l內(nèi)部的主時鐘檢測電路自動確定主時鐘MCLK與采樣時鐘LRCLK關(guān)系，并確定最終采樣速率。盡管WM8741允許MCLK有一定的相位延遲和抖動，但設(shè)計時也應盡量使MCLK與LRCLK同步。數(shù)模轉(zhuǎn)換完成后，引腳VOULP、VOULN輸出左聲道的差分模擬電壓信號，引腳VOURP、VOURN輸出右聲道的差分模擬電壓信號。WM8741數(shù)字電路部分工作電壓為3．3V，模擬部分電源電壓為5V。所有電源引腳都連接一只10μF鉭電容和一只0．1μF陶瓷電容進行去耦濾波。數(shù)字地與模擬地之間通過一個磁珠連接，以減弱干擾。