IC時鐘分配系統(tǒng)中的鎖相環(huán)

　　這些相位變化既可能是離散型(確定性)的，也可能是連續(xù)型(隨機性)的。離散型變化被稱之為雜散頻率，如圖3所示，可在頻譜密度圖中看到這些變化。大部分雜散都與信號源中的已知現(xiàn)象有關，譬如電源頻率、振動頻率等等。由于我們對這些過程均已了解，因此將它們稱之為確定性變化，在系統(tǒng)設計時適當注意即可避免。另一方面，連續(xù)型相位波動是由于隨機的噪聲現(xiàn)象造成的，譬如白噪聲和閃爍噪聲等環(huán)境噪聲。

RMS相位抖動：

　　相位噪聲與相位抖動之間關系密切。相位噪聲是頻域中表示時鐘噪聲的方法。另一方面，相位抖動則是時域中表示時鐘信號不穩(wěn)定的方法。從相位噪聲圖中，選擇目標偏移頻率范圍，然后求取該范圍內的相位噪聲積分，即可獲得RMS相位抖動。

　　對于方波，大部分能量均在載波頻率上。但是，一定頻率范圍內會泄漏部分信號能量。相位抖動就是兩種偏移頻率之間所包含的相位噪聲能量相對載波 (fc)的數(shù)量。圖4所示為相位噪聲圖(請注意，僅顯示單邊帶)以及用于確定RMS相位抖動的積分范圍(f1至f2)。偏移頻率范圍取決于應用要求。

　　計算等效RMS抖動時，第一步應該是獲得目標頻率范圍內(即曲線下的區(qū)域)的相位噪聲功率積分值。曲線被分割成許多個單獨的區(qū)域，每個區(qū)域利用兩個數(shù)據(jù)點即可確定。一般而言，求積分時，所采用的頻率上限應該是理想應用采樣頻率的兩倍，以ADC為例(假設振蕩器與ADC輸入之間并無抖動)。這數(shù)字接近于ADC采樣時鐘輸入的帶寬。

　　選擇求積分所用頻率下限時，同樣需要進行判斷。理論上，應該盡量低，以獲得真實的RMS抖動。但是在實踐中，振蕩器規(guī)范一般不適用于10Hz以下的偏移頻率，盡管這也可以產生足夠準確的結果。大多數(shù)情況下，求積分頻率低于100Hz是比較合理的，但前提是振蕩器規(guī)范能夠滿足此要求。否則，就使用1-kHz或10-kHz的數(shù)據(jù)點。

　　系統(tǒng)設計時，如果需要采用低抖動的采樣時鐘，則一般禁止使用低噪聲專用晶體振蕩器。替代方法是采用PLL與電壓控制型振蕩器，以“清理”系統(tǒng)時鐘噪聲。

　　窄帶寬環(huán)路濾波器配合電壓控制型晶體振蕩器(VCXO)的相位噪聲一般是最低的。PLL趨向于降低“近載波”相位噪聲，同時可以降低總體相位噪聲底限。PLL輸出配以適當?shù)膸V波器可以進一步降低白色噪聲底限。以預期偏移頻率范圍(f1 至 f2)上的相位噪聲積分區(qū)為例，運用下列公式計算RMS相位抖動：

附加相位抖動：

　　現(xiàn)在，我們假設采用時鐘緩沖器而并非時鐘發(fā)生器來分配單源時鐘輸入所產生的多個時鐘副本。對于高性能時鐘器件而言，它們并非采用輸出相位抖動數(shù)量測量性能——因為此數(shù)值取決于時鐘源的輸入相位抖動——而是采用附加相位抖動評估時鐘源的質量。附加相位抖動考慮到了整個輸出相位抖動中，緩沖器件所貢獻的相位抖動數(shù)量。如此一來，對比緩沖器件時，無需考慮測量時所采用的輸入質量。

　　時鐘相位抖動是許多系統(tǒng)設計的關鍵參數(shù)，因此，我們需要準確測量各個組件的相位抖動貢獻，這一點非常重要。根據(jù)可用的硬件和測試設置，計算時鐘樹組件附加抖動一種最簡單方法就是“平方和”法。測量被測器件(DUT)輸出端總的RMS相位抖動，然后測量DUT源輸入信號的RMS相位抖動，即可運用下列公式計算出DUT的附加RMS抖動：

　　式中，Φ表示RMS相位抖動。采用上述方法時，最好設置質量極高的低相位噪聲基準，以便是由DUT而非源輸入貢獻絕大部分的抖動。要想獲得所需的性能水平，應采用OCXO作為基準源。