Altera客戶樹立業(yè)界里程碑—采用Stratix 10 FPGA和SoC，內(nèi)核性能提高了兩倍

　　Altera公司 (Nasdaq: ALTR)于2014年5月7日宣布，與前一代高性能可編程器件相比，Stratix® 10 FPGA和SoC客戶設(shè)計的內(nèi)核性能成功提高了兩倍。Altera與幾家早期試用客戶在多個市場領(lǐng)域密切合作，使用Stratix 10性能評估工具測試了他們的下一代設(shè)計?？蛻羲w會到的FPGA內(nèi)核性能突破源自Intel 14 nm三柵極工藝技術(shù)以及革命性的Stratix 10 HyperFlex™體系結(jié)構(gòu)。

　　HyperFlex是Altera為Stratix 10器件提供的下一代內(nèi)核架構(gòu)——是FPGA業(yè)界過去十年中最顯著的體系結(jié)構(gòu)創(chuàng)新，支持傳統(tǒng)FPGA體系結(jié)構(gòu)無法實現(xiàn)的應(yīng)用。具有HyperFlex體系結(jié)構(gòu)的Stratix 10 FPGA和SoC能夠滿足最先進而且對性能要求非常高的應(yīng)用，包括，網(wǎng)絡(luò)、通信、廣播、軍事以及計算機和存儲市場等應(yīng)用領(lǐng)域。

　　早期試用客戶最先體驗到Stratix 10器件大幅度提高了性能。通過Stratix 10早期試用計劃，Altera與多家客戶一起工作，采用面向Stratix 10 FPGA開發(fā)的性能評估工具運行他們現(xiàn)有的設(shè)計?？蛻艨梢葬槍Χ喾N應(yīng)用，使用各種硬件設(shè)計方法進行設(shè)計，包括，ASIC替換設(shè)計、傳統(tǒng)高性能FPGA通信設(shè)計，以及大吞吐量數(shù)據(jù)中心和計算設(shè)計。在所有應(yīng)用中，客戶應(yīng)用Stratix 10 FPGA，設(shè)計性能都至少有兩倍的增長。

　　羅德施瓦茨公司CoC數(shù)字集成主管Bernd Liebetrau評論說：“當(dāng)我們第一次接觸Stratix 10 FPGA早期試用計劃時，覺得Altera宣稱性能提高了兩倍是不可思議的。但是，僅僅一起工作幾天后，經(jīng)過Altera技術(shù)人員熱情的指導(dǎo)，我們采用Altera設(shè)計工具來運行現(xiàn)有的一個設(shè)計，其性能的確比以前提高了兩倍。這種性能水平將為我們開辟FPGA以前無法企及的新應(yīng)用。”

　　除了基準(zhǔn)測試客戶設(shè)計，Altera還為Stratix 10 HyperFlex體系結(jié)構(gòu)優(yōu)化了幾種軟核IP，性能同樣提高了兩倍。Altera的光傳送網(wǎng)(OTN) IP系列產(chǎn)品，在前一代FPGA上運行在350 MHz，而現(xiàn)在采用Stratix 10器件，性能超過了700 MHz。Altera的400 GbE IP目前在Stratix V FPGA上以1024位寬數(shù)據(jù)通路運行，采用HyperFlex體系結(jié)構(gòu)，數(shù)據(jù)通路位寬是512位，性能提高了兩倍，在可編程內(nèi)核架構(gòu)中，實現(xiàn)了同樣的大吞吐量，而顯著減小了占用的面積。

　　Altera產(chǎn)品市場資深總監(jiān)Patrick Dorsey補充說：“當(dāng)我們宣布通過體系結(jié)構(gòu)創(chuàng)新與工藝技術(shù)的領(lǐng)先地位, 能讓我們在邏輯性能上達到兩倍以上的突破時,更讓我們信心十足。通過與客戶密切合作，我們共同確定了采用我們下一代Stratix 10 FPGA和SoC平臺，來達到非凡的成果是絕對有可能的事。”

　　Stratix 10 FPGA和SoC簡介

　　Stratix 10 FPGA和SoC采用了Intel的14 nm三柵極工藝以及HyperFlex體系結(jié)構(gòu)，設(shè)計支持實現(xiàn)最先進、性能最好的應(yīng)用，而且大幅度降低了系統(tǒng)功耗，這些應(yīng)用包括通信、軍事、廣播以及計算和存儲市場等領(lǐng)域。Stratix 10 FPGA和SoC內(nèi)核性能是前一代高性能器件的兩倍。對于功耗預(yù)算嚴(yán)格的高性能系統(tǒng)，與Stratix V FPGA相比，Stratix 10器件幫助客戶將功耗降低了70%。Stratix 10 FPGA和SoC實現(xiàn)了業(yè)界最高水平的集成度，包括：

　　· 密度最高的單片器件，有四百多萬個邏輯單元(LE)。

　　· 單精度、硬核浮點DSP性能優(yōu)于10 TeraFLOP

　　· 串行收發(fā)器帶寬比前一代FPGA高4倍，包括了28-Gbps背板收發(fā)器，以及56 Gbps收發(fā)器通路。

　　· 第三代高性能、四核64位ARM Cortex-A53處理器系統(tǒng)

　　· 多管芯解決方案，在一個封裝中集成了DRAM、SRAM、ASIC、處理器以及模擬組件。

　　供貨信息

　　Stratix 10 FPGA早期試用設(shè)計軟件將于2014年夏天提供給客戶使用。