基于FPGA的北斗QPSK信號(hào)調(diào)制器設(shè)計(jì)

摘要 為研制北斗衛(wèi)星導(dǎo)航模擬信號(hào)源，設(shè)計(jì)實(shí)現(xiàn)了北斗QPSK信號(hào)調(diào)制器。文中在分析了北斗衛(wèi)星導(dǎo)航系統(tǒng)B1頻段信號(hào)的正交相移鍵控調(diào)制信號(hào)的基礎(chǔ)上，基于軟件無(wú)線電的思想，在FPGA硬件平臺(tái)上實(shí)現(xiàn)了QPSK信號(hào)調(diào)制器，通過(guò)功率譜測(cè)試，QPSK解調(diào)和簡(jiǎn)單串口信息傳輸，驗(yàn)證了調(diào)制解調(diào)硬件單元的正確性。

北斗衛(wèi)星導(dǎo)航系統(tǒng)(BeiDou Navigation SatelliteSystem)是我國(guó)正在實(shí)施的自主研發(fā)、完全獨(dú)立運(yùn)行的全球衛(wèi)星導(dǎo)航系統(tǒng)，有著廣泛的應(yīng)用前景。北斗衛(wèi)星導(dǎo)航系統(tǒng)信號(hào)采用正交相移鍵控(QPSK)調(diào)制，提高了數(shù)據(jù)傳輸速率，降低了信號(hào)間的相互干擾，改善了定位性能，成為目前全球衛(wèi)星定位系統(tǒng)現(xiàn)代化發(fā)展的方向之一。因此對(duì)北斗衛(wèi)星導(dǎo)航接收機(jī)的需求日益增加，為了測(cè)試驗(yàn)收高性能衛(wèi)星導(dǎo)航接收機(jī)的靜態(tài)性能及動(dòng)態(tài)性能，需要模擬產(chǎn)生北斗導(dǎo)航系統(tǒng)在各種環(huán)境下的真實(shí)衛(wèi)星信號(hào)。

目前，針對(duì)北斗導(dǎo)航系統(tǒng)模擬信號(hào)源的研究較少，可參考GPS和GLONASS模擬信號(hào)源的研究，分析各個(gè)導(dǎo)航系統(tǒng)之間的差別，找到合適的研究方案。文獻(xiàn)分析了GLONASS信號(hào)的結(jié)構(gòu)特點(diǎn)，研究了復(fù)雜環(huán)境下GLONASS導(dǎo)航信號(hào)的產(chǎn)生，文獻(xiàn)針對(duì)GPS信號(hào)模擬源的算法進(jìn)行研究，并通過(guò)FPGA實(shí)現(xiàn)模擬源的產(chǎn)生，文獻(xiàn)分析了北斗衛(wèi)星導(dǎo)航B1頻段信號(hào)的結(jié)構(gòu)，并用Simulink平臺(tái)實(shí)現(xiàn)了信號(hào)模擬。

北斗導(dǎo)航系統(tǒng)已于2011年12月進(jìn)入試運(yùn)行階段，并于2012年12月公布了空間信號(hào)接口控制文件(Interface Control Document，ICD)。本文針對(duì)ICD文件中北斗B1頻段的QPSK調(diào)制信號(hào)進(jìn)行結(jié)構(gòu)分析，采用軟件無(wú)線電的方法來(lái)研究QPSK信號(hào)的調(diào)制解調(diào)，分析QPSK信號(hào)調(diào)制解調(diào)的原理，利用FPGA仿真實(shí)現(xiàn)QPSK信號(hào)的調(diào)制解調(diào)，同時(shí)在射頻輸出端觀察調(diào)制信號(hào)的功率密度譜。

1 北斗B1頻段信號(hào)特征

北斗B1頻段信號(hào)由兩個(gè)支路的“測(cè)距碼+導(dǎo)航電文”正交調(diào)制在載波上構(gòu)成。信號(hào)表達(dá)式如下

式中，j表示衛(wèi)星編號(hào);AI、AQ分別表示調(diào)制于B1頻段載波同相、正交相支路的測(cè)距碼振幅;CI、CQ分別表示同相、正交相支路的測(cè)距碼;DI、DQ分別表示同相、正交相支路測(cè)距碼上調(diào)制的數(shù)據(jù)碼;f表示B1頻段載波頻率;φI、φQ分別表示B1頻段載波同相、正交相支路的初相。

根據(jù)北斗B1頻段信號(hào)QPSK調(diào)制方式的特點(diǎn)以及上式所示的信號(hào)結(jié)構(gòu)，可知北斗B1頻段每顆衛(wèi)星均有一對(duì)獨(dú)特的測(cè)距碼，兩者彼此不相關(guān)且正交，接收到同一顆衛(wèi)星信號(hào)的兩個(gè)支路受各種因素影響所導(dǎo)致的碼延遲、多普勒頻移等均相同。

2 北斗信號(hào)的QPSK調(diào)制

在“北斗二號(hào)”系統(tǒng)中，采用正交相移鍵控，QPSK，QPSK調(diào)制技術(shù)的核心思想是兩個(gè)載波正交BPSK信號(hào)的合成，即將一個(gè)比特流的每一個(gè)四進(jìn)制碼元用兩個(gè)二進(jìn)制碼元的組合來(lái)表示，兩個(gè)二進(jìn)制碼元中的前一個(gè)碼元用I表示，后一個(gè)碼元用Q表示。由于在一個(gè)調(diào)制符號(hào)中傳輸2 Byte，QPSK調(diào)制比BPSK調(diào)制的帶寬效率高一倍。載波的相位為4個(gè)間隔相等的值：π/4，3π/4，5π/4，7π/4。這種調(diào)制方式使同一載波每次可傳輸2 Byte信息，從而使載波的頻帶利用率比BPSK提高了1倍，同時(shí)抗干擾性更強(qiáng)。

對(duì)QPSK調(diào)制后的數(shù)據(jù)進(jìn)行相關(guān)運(yùn)算，選取50位數(shù)據(jù)，通過(guò)仿真結(jié)果可以發(fā)現(xiàn)，加入QPSK調(diào)制技術(shù)后，原測(cè)距碼的自相關(guān)曲線發(fā)生了變化。在QPSK調(diào)制下的測(cè)距碼，除了存在一個(gè)明顯的高峰外，還具有兩個(gè)比較明顯的次高峰，分別位于靠近主峰的左右兩側(cè)。

3 北斗B1頻段信號(hào)的模擬

北斗B1頻段數(shù)字信號(hào)生成首先按照固定的采樣時(shí)間間隔，也就是固定的采樣頻率(采樣頻率取1 561.098 MHz)，加入衛(wèi)星的初始相位和多普勒頻移，生成中頻載波信號(hào);然后將經(jīng)過(guò)QPSK調(diào)制方式調(diào)制的測(cè)距碼和北斗導(dǎo)航電文調(diào)制到載波上疊加。如果是MEO/IGSO的衛(wèi)星需要在導(dǎo)航電文中在調(diào)制20位的NH碼。每顆衛(wèi)星的測(cè)距碼和導(dǎo)航電文都不同，因此應(yīng)該對(duì)每顆衛(wèi)星的信號(hào)進(jìn)行疊加，接著對(duì)多衛(wèi)星信號(hào)的每顆衛(wèi)星信號(hào)加入預(yù)設(shè)的強(qiáng)度，可設(shè)定的高斯白噪聲，最后設(shè)定好模擬時(shí)長(zhǎng)，將信號(hào)數(shù)據(jù)通過(guò)工作站儲(chǔ)存模塊導(dǎo)入到工作站保存。

4 FPGA仿真實(shí)現(xiàn)QPSK調(diào)制解調(diào)

QPSK調(diào)制對(duì)輸入數(shù)據(jù)流經(jīng)內(nèi)插、成形濾波和并串轉(zhuǎn)換后，再經(jīng)正交調(diào)制后即得到已調(diào)QPSK信號(hào)。內(nèi)插有助于對(duì)基帶信號(hào)進(jìn)行波形成形，可以通過(guò)重復(fù)現(xiàn)存采樣點(diǎn)或者插入零脈沖來(lái)實(shí)現(xiàn)，成形濾波器的作用是消除碼間干擾和頻譜擴(kuò)散。QPSK解調(diào)對(duì)基帶信號(hào)進(jìn)行抽取、CIC濾波和Costas環(huán)載波同步后，再經(jīng)過(guò)解調(diào)得到輸出數(shù)據(jù)。采用多級(jí)CIC濾波器級(jí)聯(lián)來(lái)實(shí)現(xiàn)較大的阻帶衰減，Costas環(huán)來(lái)估計(jì)和校正解調(diào)過(guò)程中的多普勒頻移。在整個(gè)設(shè)計(jì)方案中，數(shù)字調(diào)制解調(diào)算法在FPGA中完成。FPGA硬件框圖如圖4所示，系統(tǒng)原理方案如圖5所示。

圖5中CIC濾波器即級(jí)聯(lián)積分器梳狀(Cascade Integrator Comb，CIC)濾波器，濾波器的沖擊響應(yīng)如下形式

調(diào)制部分，數(shù)據(jù)通過(guò)串口輸入，產(chǎn)生寬度為8 bit的并行數(shù)據(jù)流，然后分成I，Q兩路數(shù)據(jù)流，經(jīng)過(guò)補(bǔ)零內(nèi)插，成形濾波和數(shù)據(jù)位截短后，通過(guò)并串轉(zhuǎn)換，再通過(guò)DDS模塊生成基帶QPSK調(diào)制信號(hào)。調(diào)制輸出數(shù)據(jù)的速率是128 kbit·s-1，而實(shí)現(xiàn)DDS的器件AD9857中設(shè)定輸入數(shù)據(jù)速率是1 Mbit·s-1，為使兩者速率匹配，設(shè)計(jì)中采用內(nèi)插方法來(lái)實(shí)現(xiàn)。在內(nèi)插模塊的設(shè)計(jì)中，采用最簡(jiǎn)單的實(shí)現(xiàn)方法，即在數(shù)據(jù)之間插零。零的個(gè)數(shù)N由內(nèi)插前后數(shù)據(jù)的速率決定，設(shè)計(jì)中N=7。內(nèi)插模塊通過(guò)數(shù)據(jù)鎖存器和計(jì)數(shù)器實(shí)現(xiàn)。在內(nèi)插模塊設(shè)計(jì)中，由于采用了“插零”處理，導(dǎo)致碼間干擾和帶外輻射增大，為減小這些對(duì)信號(hào)解調(diào)的影響，設(shè)計(jì)采用成型濾波器。并串轉(zhuǎn)換模塊通過(guò)4級(jí)鎖位寄存器實(shí)現(xiàn)，并行16位的輸人數(shù)據(jù)按照并行4位的格式串行輸入到DDS。