一種基于ARM+DSP的音頻處理系統(tǒng)設計方案

1引言

隨著計算機技術、電子技術和通信技術的迅猛發(fā)展，音頻處理技術也在眾多領域得到廣泛應用。如通信領域中的手機、IP電話，消費類電子產(chǎn)品中的MP3和CD播放器以及控制領域中的語音識別、聲控系統(tǒng)等[1].針對DSP強大的數(shù)字信號處理能力和ARM處理器良好的實時性能，結合音頻編解碼芯片TLV320AIC23的接口特點，本文闡述了由三者組成的音頻處理系統(tǒng)的硬件接口設計和軟件編程，提供了有效和實用的音頻處理系統(tǒng)方案。

TLV320AIC23(簡稱AIC23)是TI公司的一款高性能立體聲音頻編解碼器Codec芯片。其內部集成的模數(shù)轉換器(ADCs)和數(shù)模轉換器(DACs)采用了帶有過采樣數(shù)字插補濾波的多位Sigma-Delta技術。數(shù)據(jù)傳輸字長為16、20、24、32位，支持采樣頻率范圍8kHz至96kHz.ADC和DAC的信噪比分別達到90dB和100dB.內置耳機輸出放大器，支持MIC和LINE IN兩種輸入方式，且對輸入和輸出都具有可編程增益調節(jié)。另外，AIC23功耗低，回放模式下功率僅為23mW，省電模式下更是小于15uW.因此，AIC23成為數(shù)字音頻應用

領域中的理想選擇[2]，在多種數(shù)碼產(chǎn)品中發(fā)揮著重要作用，比較典型的應用如手機、MP3、DV攝像機中的音頻編解碼。

TMS320VC5402(簡稱VC5402)是TI公司的一款優(yōu)秀16位定點DSP，運算速度快，指令執(zhí)行速度達到100MIPS.自帶片內存儲器和多種片上外設，廣泛應用于語音編解碼和通信領域[3].

S3C4510B(簡稱4510B)是Samsung公司的一款低成本、高性能的16/32位精簡指令集微控制器，其出色的ARM7TDMI內核以及通用微處理器宏單元使其成為用戶定制應用開發(fā)的理想選擇[4].

2系統(tǒng)硬件設計

本音頻處理系統(tǒng)主要由前述三個處理芯片組成：ARM控制單元，DSP信號處理單元以及AIC23音頻采集單元。系統(tǒng)原理框圖如圖1.

圖1基于DSP和ARM的音頻處理系統(tǒng)原理框圖

AIC23是可編程芯片，內部有11個16位寄存器，編程設置這些寄存器可得到所需的采樣頻率、輸入輸出增益和傳輸數(shù)據(jù)格式等。該控制接口有SPI和I2C兩種工作模式，由芯片上的MODE引腳進行選擇：MODE=0為I2C模式，MODE=1為SPI模式。因ARM 4510B上也有I2C接口，故選用I2C模式。AIC23的I2C接口地址由引腳的狀態(tài)決定，=0時地址為0011010，=1時地址為0011011.其中SDIN與SDA為數(shù)據(jù)線，SCLK與SCL為串行時鐘線。VC5402有兩個多通道緩沖串口，選用其中的McBSP0與AIC23進行通信，信號連接如圖1所示。圖中AIC23工作在主模式，時鐘信號、DAC和ADC的幀同步信號BFSX0和BFSR0都由AIC23提供。而DSP VC5402與ARM 4510B的通訊是通過DSP上的HPI接口實現(xiàn)的。

3系統(tǒng)軟件設計

系統(tǒng)由ARM系統(tǒng)和DSP系統(tǒng)兩大部分組成，ARM作為主控制器管理整個系統(tǒng)的工作進程，運行相關的應用程序，可對多個任務進行調度，完成與外部DSP系統(tǒng)或其他外設的通信。DSP則主要完成音頻數(shù)據(jù)的采集和信號處理，并將處理后的數(shù)據(jù)發(fā)送給ARM供應用程序調用。這樣的設計可以大大提高系統(tǒng)的工作效率，這也是當前嵌入式系統(tǒng)，各移動手持設備如PDA、手機等的典型設計方案。

這里具體要做的是對AIC23的控制接口編程，使其工作在所需的模式下。然后初始化DSP的McBSP，進行AD、DA轉換和數(shù)據(jù)處理。

3.1 ARM編程部分

系統(tǒng)中對ARM的編程主要涉及對AIC23的初始化，使其進入正常工作狀態(tài)，對音頻數(shù)據(jù)進行采集和處理。這需要設置4510B的I2C總線特殊功能寄存器：控制狀態(tài)寄存器IICCON、預分頻寄存器IICPS和移位緩沖寄存器IICBUF，寄存器相關說明見表1[5].

表1 4510B I2C總線特殊功能寄存器

0426095615522.jpg" target="_blank" style="color: rgb(8, 90, 153); font-family: Arial, tahoma, Verdana; font-size: 14px; line-height: 24px; ">

AIC23的11個控制寄存器相關設置的詳細描述參見文獻2.這里的設置為：左右聲道線路輸入靜音;耳機左右聲道音量為6dB;使能DAC，麥克風音量為20dB作為ADC輸入;使能ADC高通濾波;芯片各部分電路供電使能;芯片工作在主模式，采樣數(shù)據(jù)長度16位，采用DSP數(shù)據(jù)格式(同步幀后跟隨兩個數(shù)據(jù)字);采樣率88.2KHz(外部晶振為11.2896MHz);使能數(shù)字接口。

對AIC23編程時的I2C總線時序如圖2所示。設置好I2C的時鐘頻率后，首先發(fā)送開始條件(SCLK為高電平時，SDI從高電平向低電平切換)，然后發(fā)送AIC23的器件地址，器件地址發(fā)出后發(fā)送AIC23相應寄存器的地址，再發(fā)送對該寄存器設置的數(shù)據(jù)，最后發(fā)送停止條件(SCLK為高電平時，SDI從低電平向高電平切換)。注意，這里的寄存器地址為7位，寄存器數(shù)據(jù)為9位，而I2C總線以字節(jié)為單位傳送數(shù)據(jù)。因此在對AIC23的寄存器編程時，第一個字節(jié)包括了前7位的寄存器地址B15-B9以及設置數(shù)據(jù)的最高位B8，第二個字節(jié)為設置數(shù)據(jù)的后8位B7-B0.

圖2 I2C時序

3.2音頻數(shù)據(jù)采集與播放

初始化AIC23后，再初始化DSP以及McBSP0，之后進行音頻數(shù)據(jù)的采集與播放。通過麥克風采集語音信號，經(jīng)過數(shù)字濾波處理后由耳機輸出。使用McBSP0的接收中斷保存數(shù)據(jù)，通過FIR數(shù)字濾波子程序處理音頻數(shù)據(jù)。程序流程如圖3所示。

圖3音頻數(shù)據(jù)處理程序流程圖

初始化McBSP0使其與AIC23協(xié)調工作，這里要根據(jù)硬件設計和軟件要求來配置McBSP0的各個控制寄存器。本系統(tǒng)中串口的主要設置為：接收數(shù)據(jù)右對齊，帶符號擴展;接收中斷使能;由片外提供發(fā)送、接收幀信號和發(fā)送、接收時鐘信號;發(fā)送、接收幀同步信號低電平有效;在時鐘上升沿采樣發(fā)送、接收數(shù)

據(jù);每幀發(fā)送、接收兩個16位字數(shù)據(jù)[6].

數(shù)據(jù)接收部分可在DSP中斷程序中用如下語句實現(xiàn)：

mvkd drr10，*ar5 ;保存數(shù)據(jù)

pshd *ar5+% ;數(shù)據(jù)壓入堆棧

popd new_ad ;從堆棧彈出數(shù)據(jù)到自定義的寄存器

FIR濾波的相關程序如下：

ld new_ad，a ;新數(shù)據(jù)加載至累加器

stm #1，ar0 ;雙操作數(shù)增量

stm #N，bk ;設置循環(huán)緩沖區(qū)長度，即FIR濾波級數(shù)(N為濾波級數(shù))

stl a，*ar3+% ;新數(shù)據(jù)送至ar3指向的緩沖區(qū)