28nm時代將進一步蠶食ASIC

　　在FPGA領域，我們再次聞到了沉重的火藥味。2010年中國農歷新年前后，FPGA的28nm交響曲奏響。

　　根據IBS2009的數據表示，在開發(fā)成本增加而風險和復雜性成倍增加的今天，ASIC產品的種類在每個節(jié)點減少50%，ASIC業(yè)務總量則每年減少5%。而ASSP的商業(yè)模式更是受制于市場規(guī)模的縮小。

　　“只要能在FPGA上設計的，就用FPGA進行設計?！?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/賽靈思">賽靈思的一位客戶如是說，而這句話也給予了FPGA廠商們最大的信心。在賽靈思最新公布的28nm藍圖顯示，在無線/有限通訊、工業(yè)/醫(yī)療、航空/國防、汽車甚至消費電子中，FPGA都有著取代ASIC的基礎。

　　統(tǒng)一工藝降功耗。

　　正是由于FPGA公司看到了未來前景，才有了進軍28nm的大膽舉措，賽靈思選擇與TSMC合作開發(fā)28nm產品線。

　　根據TSMC的計劃，第二第三季度期間試產使用高K金屬柵極(HKMG)技術的28HP、28HPL高性能工藝。28HP主要面向對性能有一定需求的設備，其中就包括FPGA芯片，根據最新路線圖將從第二季度末投入生產。不過，賽靈思內部人士表示，和Altera采用標準28nm技術相比，賽靈思采用的是新的HKMG高性能低功耗技術。并且，賽靈思依然會采用較為靈活的雙代工策略，繼續(xù)與三星合作28nm策略。

　　急于推出28nm產品，也是為打破FPGA一直以來的功耗困擾。根據賽靈思公布的資料顯示，采用28nm技術可以減少50%的靜態(tài)功耗。不過只有制程的進步并不足以降低所有的功耗，在動態(tài)功耗上，賽靈思對晶體管的選擇核多柵極氧化層的技術，而先進的時鐘門控及局部重配置技術也可額外降低20%的功耗。

　　實際上，同在2月，ARM聯手Globalfoundry公布了28nm SOC芯片技術細節(jié)，可見在風險愈發(fā)強烈的今天，只有靈活的芯片才敢于嘗試最新的工藝技術。

　　賽靈思資深副總裁兼亞太區(qū)執(zhí)行總裁湯立人也曾預測，在28nm時賽靈思將會出現單個器件1Tbps高端交換結構或者單個器件400G OTN線卡，這將取代通信設備中分立的DSP和串行收發(fā)器。

　　但實際上，值得人注意的是在40nm甚至更早的65nm之時，FPGA廠商就以ASIC器件為競爭對手，但直到今日，依然沒能完全取代ASIC市場，那么28nm的市場會不會如FPGA廠商所愿呢?這顯然是一個漫長的旅行。