一種高性能Pierce時鐘晶體振蕩器電路設(shè)計

　　摘要 設(shè)計了一種用于時鐘芯片的Pierce晶體振蕩器，通過對傳統(tǒng)結(jié)構(gòu)的改進(jìn)，增加了振幅控制結(jié)構(gòu)和輸出頻率校準(zhǔn)電路，提高了輸出頻率、振幅的穩(wěn)定性和輸出頻率的精度，降低了功耗。同時對電路的工作原理進(jìn)行了理論分析，電路采用CSMC 0.5μm-5 V CMOS工藝實(shí)現(xiàn)，通過仿真結(jié)果驗(yàn)證，顯示該設(shè)計達(dá)到了技術(shù)指標(biāo)要求。

　　晶體振蕩器具有穩(wěn)定的諧振特性和較高的品質(zhì)因數(shù)Q，因此其諧振特性既精確又穩(wěn)定，被廣泛應(yīng)用于彩電、計算機(jī)、遙控器等各類振蕩電路中，以及通信系統(tǒng)中用于頻率發(fā)生器、為數(shù)據(jù)處理設(shè)備產(chǎn)生時鐘信號和為特定系統(tǒng)提供基準(zhǔn)信號。目前所用的時鐘芯片大都采用32.768 kHz晶振，為系統(tǒng)提供穩(wěn)定的32.768 kHz初始振蕩頻率。但晶體振蕩屬于機(jī)械諧振，其需要合理的設(shè)計諧振電路與晶體配合。Pierce晶體振蕩器其結(jié)構(gòu)簡單，便于集成，故得到了廣泛應(yīng)用。小型化、低功耗、高精度始終是此類芯片的發(fā)展研究方向。但傳統(tǒng)的Pierce電路結(jié)構(gòu)存在輸出振幅受電源電壓變化影響、功耗偏大、且輸出頻率受寄生效應(yīng)影響等缺點(diǎn)。針對上述不足，本文設(shè)計了改進(jìn)方案：(1)增加振幅控制電路，降低振蕩輸出波形的幅度，提高振幅的穩(wěn)定性，同時降低電路的功耗。(2)增加頻率校正電路，可使芯片的輸出頻率得到精確校準(zhǔn)，消除晶振固有參數(shù)變化和芯片封裝管腳的寄生電容對輸出頻率的影響，在具有溫度檢測功能的系統(tǒng)中還可實(shí)現(xiàn)輸出頻率的溫度補(bǔ)償，最終實(shí)現(xiàn)振蕩電路的低功耗與高精度的頻率輸出。且采用該設(shè)計還可獲得高性能的時鐘日歷芯片。

　　1 晶振與Pierce晶體振蕩器

　　晶片振蕩是基于其壓電效應(yīng)，其等效電路圖如圖1中所示。石英晶體的等效電路由靜態(tài)電容CO，串聯(lián)等效電感LS、串聯(lián)等效電容CS、串聯(lián)損耗電阻RS組成。從石英晶體的等效電路可知，其有兩個諧振頻率，一個串聯(lián)諧振頻率fS，一個并聯(lián)諧振頻率fP，只有在頻率fS真和fP之間石英晶體成感性，為晶體的振蕩帶。本文仿真選取32.768kHz石英晶體等效模型參數(shù)為：CO=1.3pF，LS=8kH，CS=2.95 fF，RS=30kΩ，可計算得到

　　該模型的振蕩帶寬為fP-fS=37.1 Hz，精度滿足仿真要求。

　　圖1中Pierce電路是該電路的典型結(jié)構(gòu)。電路以反相放大器作為增益元件，在反相器的輸入與輸出之間跨接一個負(fù)反饋電阻RF，該電阻一方面給反相器提供直流偏置，穩(wěn)定反向放大器的靜態(tài)工作點(diǎn);另一方面，起振之后構(gòu)成負(fù)反饋，減小反相放大器的增益，穩(wěn)定振幅。其電阻阻值必須足夠大從而增加頻率的穩(wěn)定性和降低振蕩電路的功耗。圖中RF約為100 MΩ，為減小芯片的面積，設(shè)計采用MOS管實(shí)現(xiàn)。C1與C2構(gòu)成品振的負(fù)載電容，Q為石英晶體。

　　2 改進(jìn)后的Pierce振蕩器

　　傳統(tǒng)的Pierce振蕩器結(jié)構(gòu)簡單，輸出波形振幅大，導(dǎo)致振蕩電路功耗較大，輸出頻率也受石英晶體的出廠頻率以及芯片PAD電容和PCB上布線寄生電容等的影響，芯片工作時實(shí)際輸出頻率與理想頻率(32.768 kHz)之間存在一定的頻率偏差，因此在對功耗和頻率精度要求嚴(yán)格的時鐘芯片設(shè)計應(yīng)用中受到限制。針對以上不足，本文對傳統(tǒng)的Pierce結(jié)構(gòu)進(jìn)行了改進(jìn)：(1)增加振幅控制電路;(2)增加頻率校準(zhǔn)電路。改進(jìn)后的電路結(jié)構(gòu)由頻率校準(zhǔn)模塊、反相放大模塊、振幅控制模塊、啟動電路模塊4部分組成，其設(shè)計電路如圖2所示。

　　2.1 頻率校準(zhǔn)的原理與電路設(shè)計

　　晶體振蕩電路的實(shí)際輸出頻率與晶體的固有串聯(lián)諧振頻率之間存在一定的頻率牽引量，為

　　，其中，ω是實(shí)際輸出頻率;ωs是晶振的固有串聯(lián)諧振頻率。

　　頻率牽引量與負(fù)載電容關(guān)系如式(3)所示

　　式(3)中，C0是晶振的靜態(tài)電容;Cs是晶振的固有串聯(lián)諧振電容;C1、C2是晶振兩端的電容，其串聯(lián)值稱為晶振的負(fù)載電容。當(dāng)出廠頻率與理想頻率之間存在一定偏離時，可通過校正晶振的負(fù)載電容，得到精確的輸出頻率。

　　頻率校準(zhǔn)實(shí)現(xiàn)電路如圖2中頻率校準(zhǔn)部分。T7～T0為內(nèi)部8位校正寄存器的存儲值，通過I2C接口寫入。當(dāng)輸入信號T6～T0是高電平時，控制相應(yīng)的NMOS管導(dǎo)通，使晶振負(fù)載電容增大。而當(dāng)T7是高電平時，NMOS15、NMOS19截止，使負(fù)載電容減小，所以B7為負(fù)載電容調(diào)整的符號位。當(dāng)芯片通電時，上電復(fù)位信號使校正寄存器復(fù)位，T7～T0輸出均為0，因此晶振兩端的電容初始值為CX+27C，其變化范圍分別為[CX，CX+(28-1)C]。

　　2.2 振幅控制原理與電路設(shè)計

　　若振蕩器的輸出振幅較大，不僅顯著增大了振蕩電路的功耗，還會降低晶振的壽命。振幅控制電路的設(shè)計原理是：電路檢測振蕩輸出的振幅，反饋確定反向放大器的偏置電流，振蕩輸出振幅大于設(shè)定值時，振幅控制電路降低反向放大器的偏置電流，反之，增大反向放大器的偏置電流。電路在上電時，振蕩輸出振幅為0，使反向放大器具有大的偏置電流，有利于起振。其電路如圖2中振幅控制模塊所示。M1、M2、M4、M5和R1構(gòu)成與電源電壓無關(guān)的偏置電流源，M1和M2的寬長比比值為1：2，M4，M5的寬長比的比值為1：8。為降低功耗，設(shè)計使偏置電流源中的MOS管工作在亞閾值區(qū)，設(shè)流過M1管的電流為2I，可得到