一種射頻收發(fā)器的優(yōu)化方案

4 發(fā)射機(jī)接口設(shè)計(jì)和增益計(jì)算

　　對于發(fā)射通道設(shè)計(jì)，ZIF和超外差式架構(gòu)具有相似的接口特性，均需要在TxDAC?與調(diào)制器間執(zhí)行直流耦合。大多數(shù)調(diào)制器的中頻輸入電路需要外部提供直流偏置;TxDAC輸出可為直流耦合模式下的調(diào)制器提供直流偏置。大多數(shù)高速DAC是電流輸出架構(gòu)，因此需要外輸出電阻才能為調(diào)制器產(chǎn)生輸入電壓。

　　圖5顯示了超外差式或ZIF發(fā)射機(jī)，該器件采用以下元件：TxDACAD9122、低通濾波器、正交調(diào)制器ADL537x、另一個(gè)RF濾波器、頻率合成器ADF4350、數(shù)字控制VGAADL5243、功率放大器、用于控制功率放大器(PA)柵極電壓的DACAD562x.

　　圖5.發(fā)射機(jī)框圖

　　對于AD9122，滿量程輸出電流可設(shè)置在8.66 mA與31.66 mA之間。對于大于20 mA的滿量程電流，無雜散動(dòng)態(tài)范圍(SFDR)會(huì)變差，但DAC的輸出功率和ACPR也隨著滿量程電流降低而減小。適當(dāng)折衷的方案是將20 mA交流電流疊加于10 mA直流電平上，得到0 mA至20 mA的電流輸出。

　　表4.AD9122和ADL5372接口和增益參數(shù)

　　ADL5372的輸入電路需要0.5 V共模電壓，由流經(jīng)50 Ω電阻的10 mA直流電流提供。0 mA至20 mA交流電流由兩個(gè)50 Ω電阻和一個(gè)100 Ω電阻共享。因此調(diào)制器輸入的交流電壓為20 mA × ((50 × 2) || 100) = 1 V p-p。TxDAC與調(diào)制器之間的濾波器用于去除高頻雜散和諧波成分。濾波器的輸入和輸出阻抗為100 Ω。完整接口如圖6所示。

　　圖6.直流耦合發(fā)射機(jī)IF接口框圖和濾波器仿真結(jié)果

　　采用50 Ω輸出時(shí)，ADL5372的電壓轉(zhuǎn)換增益為0.2 dBm。使用13 dB PAR調(diào)制器信號時(shí)，平均功率必須至少減小15 dB，以便適應(yīng)Tx數(shù)字預(yù)失真過程。ADL5372具有1 V p-p單音輸入時(shí)，平均調(diào)制器輸出功率為7.1 dBm – 2.9 dB = 4.2 dBm。如果考慮低通濾波器的2.2 dB插入損耗，平均輸出功率為4.2 dBm – 2.2 dB = 2 dBm。這種狀態(tài)下，調(diào)制器輸出端平均輸出功率為-10dBm。

　　為了保證發(fā)射鏈路提供11 dBm平均發(fā)射功率，Tx信號鏈內(nèi)后端需要具有26 dBm 的P-1dB的PA驅(qū)動(dòng)器。如果需要2 dB插入損耗的RF濾波器以抑制LO饋通和調(diào)制器邊帶輸出，那么增益模塊和PA驅(qū)動(dòng)器必須提供23 dB的總增益。針對此應(yīng)用，建議使用具有集成式增益模塊、數(shù)字控制衰減器和PA驅(qū)動(dòng)器的VGA ADL5243。

　　5 結(jié)語

　　本文介紹了ZIF和超外差式接收機(jī)解調(diào)器、IF VGA、混頻器和ADC模擬端口差分設(shè)計(jì)，以及TxDAC與FMOD之間的發(fā)射機(jī)差分接口，其中均使用ADI器件作為信號鏈有源部分。另外還提供了設(shè)計(jì)用于這些電路的應(yīng)用濾波器的增益計(jì)算和仿真結(jié)果。