新聞中心

EEPW首頁 > 測試測量 > 設(shè)計應(yīng)用 > 一種高精度的超聲波多路同步測距系統(tǒng)設(shè)計

一種高精度的超聲波多路同步測距系統(tǒng)設(shè)計

作者: 時間:2011-08-29 來源:網(wǎng)絡(luò) 收藏
2.2 接收電路
接收電路由OP37構(gòu)成的兩級運放電路,TL082構(gòu)成的二階帶通濾波電路以及LM393構(gòu)成的比較電路三部分組成。因本系統(tǒng)頻率較高,回波信號非常弱,為毫伏級,因此設(shè)計成兩級放大電路,第一級放大100倍,第二級放大50倍,共放大5 000倍左右。

另外考慮到本系統(tǒng)要適應(yīng)各種復(fù)雜的工作環(huán)境,因此設(shè)計了由TL082構(gòu)成的高精度帶通濾波電路,以供回波信號放大后進行進一步濾波,將濾波后的信號輸入到LM393構(gòu)成的比較器反相輸入端,與基準電壓相比較,并且對其比較輸出電壓進行限幅,將其電壓接至D觸發(fā)器,比較器將經(jīng)過放大后的交流信號整形出方波信號,將其接至FPGA,啟動接收模塊計數(shù),達到脈沖串設(shè)定值時,關(guān)閉計時計數(shù)器停止計數(shù)。
2.3 FPGA內(nèi)部各組成模塊設(shè)計
FPGA主要實現(xiàn)125 kHz的的發(fā)射與接收以及六路從發(fā)射到接收之間時間的測量。其內(nèi)部結(jié)構(gòu)如圖4所示。

FPGA主要由發(fā)射模塊、順序執(zhí)行計數(shù)器、數(shù)據(jù)選擇器、計時計數(shù)器與接收模塊五部分組成。其中:發(fā)射模塊完成脈沖串的發(fā)射與計數(shù)器的啟動,主要由96分頻器、發(fā)射脈沖串計數(shù)器和發(fā)射脈沖串的控制器三部分組成。順序執(zhí)行計數(shù)器模塊主要由六與非門、計數(shù)器和非門組成。
所有的接收模塊接收完數(shù)據(jù)后,通過與非門及非門輸出高電平(FINISH端口),以觸發(fā)單片機使單片機處于接收數(shù)據(jù)狀態(tài),單片機發(fā)出信號使順序執(zhí)行計數(shù)器開始計數(shù),計數(shù)值每次加1,輸出端口便是相應(yīng)的計時計數(shù)器,單片機便從相應(yīng)的計時計數(shù)器中讀取計數(shù)值。數(shù)據(jù)選擇器與順序執(zhí)行計數(shù)器完成計數(shù)值數(shù)據(jù)的讀取。
計時計數(shù)器模塊主要完成測量脈沖發(fā)出去到接收到的時間間隔和脈沖的計數(shù),主要由啟動與關(guān)閉計數(shù)器控制、12分頻器、16位計時計數(shù)器、二選一數(shù)據(jù)選擇器及8位數(shù)據(jù)鎖存器組成(見圖5)。接收模塊主要接收回波信號和關(guān)閉計數(shù)器,當接收模塊接收到信號以后,便啟動計數(shù),達到計數(shù)值,就輸出高電平,用來關(guān)閉計時計數(shù)器停止計數(shù)。為防止信號串擾,在信號發(fā)射時,CUAN端輸入高電平,對其信號進行屏蔽。

3 結(jié)果
經(jīng)過實驗室調(diào)試,本文給出的基于單片機與FPGA相結(jié)合的多路同步測距系統(tǒng)與其它系統(tǒng)具有如下優(yōu)勢:
(1)抗環(huán)境影響因素能力強。在工作環(huán)境中,對聲速影響的因素很多。如溫度、風(fēng)力,濕度等,系統(tǒng)利用安裝標準校正板的方法能精確測量當時環(huán)境下的聲速,可以避免因各種環(huán)境因素的變化而造成的誤差。
(2)采用125 kHz的頻率,同時采用多路超聲波精確同步測距。保證了系統(tǒng)的測量精度。
(3)采用FPGA與AT89C51結(jié)合的方案,由FPGA來完成多路超聲波傳播時間的精確測量,AT89C51完成信號的啟動以及數(shù)據(jù)的處理。與常規(guī)系統(tǒng)相比,雖然增加了FP-GA硬件,但是系統(tǒng)也舍棄了一些系統(tǒng)所采用的溫度補償模塊,大大提高了系統(tǒng)的精度和系統(tǒng)的靈活性。


上一頁 1 2 下一頁

關(guān)鍵詞: 超聲波 多路同步測距

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉