板級(jí)備件通用測(cè)試系統(tǒng)設(shè)計(jì)方案及應(yīng)用實(shí)例

　　1．2 測(cè)試系統(tǒng)構(gòu)建

　　1．2．1 系統(tǒng)組成

　　總線的互聯(lián)問題解決后，需要解決的就是如何實(shí)現(xiàn)針對(duì)專用模板的測(cè)試。首先要搭建一個(gè)系統(tǒng)，這個(gè)系統(tǒng)可以涵蓋一些通用模板的測(cè)試，然后再介紹模板的測(cè)試過程，測(cè)試系統(tǒng)原理框圖如圖5所示。

　　1．2．2 通用型備件測(cè)試系統(tǒng)總線布局

　　通用型備件測(cè)試系統(tǒng)設(shè)計(jì)為7槽CPCI總線無源底板，該底板采用多層布線加濾波技術(shù)進(jìn)行設(shè)計(jì)，提高了CPCI總線信號(hào)的傳輸質(zhì)量。該底板共有9個(gè)插件位置，其中1個(gè)供電插槽，8個(gè)CPCI總線插槽。CPU模件占用一個(gè)CPCI插槽，2個(gè)I／O測(cè)試板、模擬量測(cè)試板、通訊測(cè)試板、總線仿真板、不占用總線被測(cè)板各占用一個(gè)插槽。底板布局如圖6所示。其中CN1～CN4用于連接被測(cè)模板的I／O部分?？偩€板和轉(zhuǎn)接板連接用的J2是可定義的仿真總線。

　　測(cè)試模型構(gòu)建就是針對(duì)每一種測(cè)試模板，在硬件上必須定義總線，定義總線的目的是當(dāng)被測(cè)模板開始測(cè)試時(shí)，仿真總線可以產(chǎn)生相應(yīng)的總線。另外就是定義板卡邏輯關(guān)系和數(shù)據(jù)模型，便于測(cè)試邏輯模塊化設(shè)計(jì)。測(cè)試模型是針對(duì)每種模板形成的單一數(shù)據(jù)庫(kù)單元，由于前文提到了6種總線接口，因此總線接口可以實(shí)現(xiàn)標(biāo)準(zhǔn)單元，方便后續(xù)板卡邏輯設(shè)計(jì)使用。模板的測(cè)試邏輯設(shè)計(jì)時(shí)必須首先了解模板所有的技術(shù)參數(shù)和使用方法，然后利用測(cè)試模型庫(kù)和測(cè)試邏輯庫(kù)完成測(cè)試邏輯的搭建。