基于FPGA的數(shù)字核脈沖分析器硬件設計

　　3.3接口電路設計

　　采用了LVDS和RS485兩種長距離數(shù)據(jù)傳輸接口，用于實現(xiàn)核能譜數(shù)據(jù)的遠程傳輸。LVDS即低電壓差分信號，是一種可以實現(xiàn)點對點或一點對多點的連接，具有低功耗，低誤碼率，低串擾，低噪聲和低輻射等特點。LVDS在對信號完整性、地抖動及共模特性要求較高的系統(tǒng)中得到了越來越廣泛的應用。圖3為低電壓、最高數(shù)據(jù)傳輸速率為655 Mb/s的LVDS接口電路。

　　圖3 LVDS長距離接受發(fā)送電路

　　在高速通信狀態(tài)下，其通信距離可達到幾百米。而RS 485接口采用平衡驅(qū)動器和差分接收器的組合，有很強的抗共模干擾能力和抗噪聲干擾能力。其最大的通信距離約為1 219 m，最大傳輸速度為10 Mb/s，傳輸速率與傳輸距離成反比，在100 Kb/s以下的傳輸速率下，可以達到最大的通信距離。

　　3.4電源電路

　　穩(wěn)壓電源通常有兩類：線性穩(wěn)壓電源和開關穩(wěn)壓電源。開關電源的功率調(diào)整開關晶體管工作在開關狀態(tài)，極易產(chǎn)生嚴重的開關干擾，若采用開關穩(wěn)壓電源，這些干擾將嚴重地影響數(shù)字多道分析器的正常工作，降低A/D轉(zhuǎn)換精度。所以本文采用線性穩(wěn)壓電源為各功能模塊供電。線性穩(wěn)壓電源的優(yōu)點是輸出電壓比輸入電壓低，反應速度快，輸出波紋較小，工作產(chǎn)生的噪聲低。

　　本文設計的電源電路其輸入電壓為9~12 V，輸出電壓有5 V，3.3 V，2.5 V，1.8 V，1.2 V.線性穩(wěn)壓電路為單端轉(zhuǎn)差分、ADC、FPGA、LVDS等各模塊供電。

　　4數(shù)字尋峰

　　NaI(Tl)探測器輸出信號通過調(diào)理電路后進入高速ADC，ADC進行連續(xù)高速的采樣，然后由FPGA完成數(shù)字核脈沖信號的積分、峰值檢測、閾值判斷等功能[8].由于當核能譜達到峰值時，其一階導數(shù)為0，據(jù)此可在連續(xù)的輸入信號中找到各核脈沖的峰值，并將該峰值對應道址的計數(shù)值加1，從而形成核能譜。為提高尋峰效率，尋峰之前需要對離散脈沖信號進行閾值判斷，對幅值低于閾值下限的信號不進行尋峰處理，可大大減少參與尋峰的離散核脈沖信號。

　　5功能測試

　　利用Borland C++集成開發(fā)環(huán)境開發(fā)了譜數(shù)據(jù)處理上位機軟件，軟件實現(xiàn)了能譜顯示、能譜數(shù)據(jù)管理、系統(tǒng)參數(shù)設置、RS 485通信等功能。圖4是本文設計的數(shù)字多道分析器分析137CS得到的1 024道能譜，其能量分辨率接近8%.

　　圖4 數(shù)字多道分析器實測

　　6結(jié)語

　　本文提出了一種基于FPGA的數(shù)字核脈沖分析器硬件設計方案。該方案在單片F(xiàn)PGA中實現(xiàn)了多道脈沖幅度的數(shù)字分析功能，通過軟件功能仿真和實際運行，說明了數(shù)字多道脈沖幅度分析器硬件設計的可行性，將FPGA應用到數(shù)字能譜測量系統(tǒng)能充分發(fā)揮其并行處理優(yōu)勢，并能有效降低硬件電路設計的復雜度。