基于ADSP-21262的DSP的監(jiān)控設計

2.4 單DSP系統(tǒng)監(jiān)控的工作機制

系統(tǒng)的監(jiān)控功能需要PC機軟件和底層軟件協(xié)同工作來實現(xiàn)，工作流程如圖3所示。

圖3中左半部分代表底層DSP監(jiān)控功能程序的流程，右半部分代表PC機監(jiān)控服務軟件的操作流程，中間的虛線代表底層軟件和PC機軟件之間有數(shù)據(jù)通訊。

ADSP-21262內(nèi)有1 Mbit的程序存儲器(PM)，當配置為32位字長時，其地址空間為：0X80000～0X87FFF。其中0X80000～0X800FF為中斷向量表的位置，其后的空間被分為兩部分，分別存放用戶程序和監(jiān)控程序。其中用戶程序駐留在低地址空間，監(jiān)控程序駐留在高地址空間，具體位置用戶可以根據(jù)監(jiān)控程序的大小作出調(diào)整。DSP的程序區(qū)示意圖如圖4所示。底層監(jiān)控程序中UART的模擬是通過定時對Rx和Tx信號線進行采樣來實現(xiàn)的，因此在監(jiān)控程序中斷向量表中的定時中斷_TMZHI處執(zhí)行JUMP TIMER0_INT指令，其中TIMER0_INT處為定時中斷服務程序，用于實現(xiàn)UART的收發(fā)功能。而在下載用戶程序時，監(jiān)控程序的中段向量表被用戶的中斷向量表所覆蓋，于是就無法執(zhí)行相應的UART操作了，為了解決該問題，在監(jiān)控程序中加入以下代碼段：

其作用就是保護定時中斷向量入口，以保證正確進入定時中斷服務程序。

3 多DSP系統(tǒng)監(jiān)控設計

3.1 多DSP系統(tǒng)監(jiān)控硬件設計

多ADSP-21262的DSP系統(tǒng)監(jiān)控電路如圖5所示。

此系統(tǒng)共由5個ADSP-21262組成。其中DSP0被設為主處理器，其余4個作為從處理器。主處理器可以通過SPI總線與各從處理器通訊。從而實現(xiàn)對各從處理器的監(jiān)控操作。而PC機與主處理器之間則采用上文所述的單DSP系統(tǒng)的監(jiān)控方式，這里不作贅述。

主DSP設置為EPROM引導方式，上電后從外部EPROM中引導其監(jiān)控程序PROGRAM_A。各從DSP則設置為SPI從引導方式，等待主DSP完成其自身引導后，再將監(jiān)控程序PROGRAM_B通過SPI口寫入從DSP中。完成引導后主／從DSP分別進入各自的監(jiān)控狀態(tài)。

3.2 多DSP系統(tǒng)監(jiān)控工作機制

此系統(tǒng)中，PC機對主DSP的監(jiān)控機制與單DSP系統(tǒng)相似，但是PC機監(jiān)控軟件向主DSP發(fā)送監(jiān)控命令時，在命令字節(jié)中添加了DSP的ID信息，ID0～ID4分別對應DSP0～DSP4。主DSP接收到命令字節(jié)后提取出其中的ID信息，判斷用戶所期望的DSP代碼，如果是對主DSP自身的監(jiān)控命令，則按照單DSP系統(tǒng)的監(jiān)控機制進行操作；如果是對某一從DSP的監(jiān)控命令，則主DSP選中相應的從DSP，并通過SPI口將監(jiān)控命令發(fā)往相應的從DSP，從DSP在執(zhí)行完用戶所要求的監(jiān)控功能后將結(jié)果通過SPI口發(fā)往主DSP，再由主DSP發(fā)送給PC機監(jiān)控服務軟件。從而實現(xiàn)用戶對系統(tǒng)中各DSP的靈活管理。

對于不帶SPI接口的DSP，也完全可以采用其他各種通訊接口作為主DSP與從DSP之間的接口。

4 結(jié)束語

本文探討和研究了ADI公司SHARC系列DSPADSP-21262的監(jiān)控原理和實現(xiàn)機制。并以單DSP和多DSP系統(tǒng)為例，分別詳細介紹了以UART口作為監(jiān)控接口的監(jiān)控設計方法。此方法也完全適用于其他各類DSP的監(jiān)控實現(xiàn)。

用戶可以根據(jù)系統(tǒng)需要和DSP所能提供的資源采用其他的監(jiān)控方法：例如PC與主DSP之間的監(jiān)控接口可以選擇為USB口、網(wǎng)口等；而主DSP與從DSP之間的通訊也能通過其他各類總線，例如并行的數(shù)據(jù)／地址總線、同步串口、I2C、HPI、LINK等，完全取決于用戶的需要，十分靈活方便。