如何構建儀表放大器
加入技術交流群
如果不需要三運放結構如此高的性能，可使用兩運放結構進行簡化。這種結構的主要優(yōu)點是結構簡單，它只需要兩個運算放大器和四個電阻器，如圖5所示。由于很少有包含三個運放的器件，因此三運放結構通常需要使用一個四運放器件。而多余的一個運放需要消耗更多的功率，所以兩運放結構在能耗方面也會更低。此外，和三運放結構一樣，兩運放結構電路也具有很高的輸入阻抗。但是兩運放儀表放大器的性能要差一些，通過計算分析，這種結構的共模抑制比對電阻器阻值變化的靈敏度比差分放大器結構略高一些。最壞情況下，對于0.1%的電阻器匹配條件下的CMRR不是54 dB，而是50.5 dB。與三運放儀表放大器不同的是這個CMRR數值不隨增益的增加而改善。由于兩個通路不平衡，同相通路信號的頻率響應與反相通路信號不同。由于反相通路要通過兩級電路而不是一級電路，因此在反相通路中出現了一個相位延遲，并且壓擺率和帶寬特性也會不同，其噪聲性能也會差一些。
1）由于第一級的輸出電壓即放大了的輸入電壓，其中包括共模電壓，因此需要注意第一級的輸出電壓；
2）由于兩運放儀表放大器的CMRR對于電阻的匹配情況極為敏感，因此需要注意電阻器的匹配；
3）高頻性能。因此，對于這三種結構來說：差動放大器 這種放大器很好，也很簡單，只需要一個運算放大器和四個電阻器。然而，它的輸入阻抗與所選電阻器的數值有關，而且噪聲和CMRR的性能也較差。
2）三運放儀表放大器 第一級電路提供高輸入阻抗。當我們在第一級電路中引入增益時，還提高了噪聲和CMRR的性能。
兩運放結構儀表放大器 這種電路結構比三運放結構簡單得多，并且也具有很好的輸入阻抗特性。然而，其噪聲和CMRR性能不能隨著增益的增加而改善。
實例分析：混合設計
如果已經找到了基本符合要求的儀表放大器，但某一指標無法滿足需求，此時可以利用現有儀表放大器加上輔助電路達到目的。
噪聲是儀表放大器的一個重要指標，現在很多運放都具有非常低的噪聲系數，如果要求更低的噪聲，則可以采用分立設計方法構建儀表放大器。然而這需要花費很大的精力來設計、布局和調試，而得到的共模抑制比又低于單芯片儀表放大器。圖6所示的混合設計節(jié)省了設計時間和電路板空間，同時得到了與單芯片儀表放大器同樣好的共模抑制性能。
這里所示的混合設計分為三級：運放組成的前置放大器，后面是儀表放大器。每一級的噪聲都比前一級大，然而，由于為每一級都分配了增益，所以各級對系統(tǒng)最后的噪聲沒什么影響。如果用一個2.61 K的電阻將AD8221的增益設定為20，也可以將所有的增益都放在前置放大級，而使AD8221的增益為1。而AD8599的增益帶寬積為10MHz。如果將總的增益都放在第一級，那么其帶寬將會被限制在20 kHz。在兩個元件之間分配增益，得到總帶寬大約為300 kHz。
評論