基于物聯(lián)網(wǎng)的智能樓宇變形沉降監(jiān)測(cè)系統(tǒng)

二、需求分析

2.1 功能要求

本系統(tǒng)主要包括信息采集節(jié)點(diǎn)、嵌入式網(wǎng)關(guān)、上位機(jī)控制程序等三大部分組成。

信息采集節(jié)點(diǎn)包括位移傳感器或光柵尺、加速度傳感器、超聲波測(cè)距傳感器或者激光測(cè)距儀等傳感器件來(lái)采集樓宇的變形沉降信息，通過(guò)CC2530無(wú)線傳輸模塊將這些信息轉(zhuǎn)發(fā)到嵌入式網(wǎng)關(guān)，視功能需要也可以添加GPS模塊，結(jié)合各種傳感器實(shí)現(xiàn)樓宇變形沉降的精準(zhǔn)監(jiān)測(cè)。每個(gè)樓宇可設(shè)置多個(gè)基準(zhǔn)點(diǎn)，每個(gè)基準(zhǔn)點(diǎn)配置一個(gè)信息采集模塊，多方位采集樓宇群各處得變形沉降信息。信息采集節(jié)點(diǎn)可以采用電池供電，系統(tǒng)的低功耗特性滿足工作時(shí)間也可以長(zhǎng)達(dá)半年，視后期完善程度可以采用太陽(yáng)能電池板供電，可以充分體現(xiàn)環(huán)保環(huán)保意識(shí)，當(dāng)然前期調(diào)試可以采用220V電源降壓供電模式。

嵌入式網(wǎng)關(guān)主控制板采用貴公司提供的EVK1100開(kāi)發(fā)平臺(tái)，嵌入式網(wǎng)關(guān)匯總各信息采集節(jié)點(diǎn)上報(bào)的數(shù)據(jù)信息，然后經(jīng)過(guò)以太網(wǎng)口上報(bào)到上位機(jī)，視功能需要也可以添加GPRS遠(yuǎn)程無(wú)線傳輸模塊。嵌入式網(wǎng)關(guān)主控制板具備各種外設(shè)接口，可實(shí)現(xiàn)數(shù)據(jù)的即時(shí)顯示和用戶手動(dòng)控制，并可擴(kuò)展外接各種需要的功能模塊。嵌入式網(wǎng)關(guān)模塊可采用電池供電，或者太陽(yáng)能電池板供電，或者220V常用電源降壓供電。

上位機(jī)控制程序配備后臺(tái)數(shù)據(jù)庫(kù)，存儲(chǔ)一定時(shí)間內(nèi)的各樓宇的變形沉降信息，經(jīng)程序分析處理后繪制成人性化的曲線展現(xiàn)給用戶，當(dāng)然用戶也可發(fā)送命令隨時(shí)查看樓宇某時(shí)間的變形沉降情況。上位機(jī)控制程序可通過(guò)計(jì)算機(jī)的串口對(duì)直連的嵌入式網(wǎng)關(guān)模塊進(jìn)行控制，也可以通過(guò)Internet網(wǎng)絡(luò)TCP的網(wǎng)絡(luò)協(xié)議對(duì)遠(yuǎn)程嵌入式網(wǎng)關(guān)進(jìn)行控制。

除以上主要功能外，信息采集節(jié)點(diǎn)和嵌入式網(wǎng)關(guān)模塊，均采用優(yōu)化的電路設(shè)計(jì)和先進(jìn)的控制策略設(shè)計(jì)，均配置有電源穩(wěn)壓電路、電流電壓保護(hù)電路、光耦隔離、信號(hào)放大等模塊，以保證系統(tǒng)的整體可靠性和穩(wěn)定性?？紤]到環(huán)保低功耗，各模塊初始配置為每隔間斷時(shí)間上報(bào)各自的數(shù)據(jù)信息，其他時(shí)間工作在睡眠模式以降低系統(tǒng)功耗，需要傳輸數(shù)據(jù)時(shí)喚醒各自的CPU進(jìn)入工作模式。各功能模塊可方便組合實(shí)現(xiàn)低功耗、低成本、高精度、高可靠性、自適應(yīng)、可擴(kuò)展的整個(gè)基于物聯(lián)網(wǎng)的智能樓宇變形沉降監(jiān)測(cè)系統(tǒng)，系統(tǒng)整體架構(gòu)如圖1，系統(tǒng)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)如圖2所示。

圖1 系統(tǒng)整體架構(gòu)圖

圖2系統(tǒng)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)圖

2.2 性能要求

系統(tǒng)整體性能要求實(shí)現(xiàn)低功耗、低成本、高精度、高可靠性、自適應(yīng)、可擴(kuò)展等基本要求，方便以后進(jìn)一步完善開(kāi)發(fā)，并憑借各種優(yōu)越特性以利于實(shí)際的市場(chǎng)推廣應(yīng)用。

三、方案設(shè)計(jì)

3.1 系統(tǒng)功能實(shí)現(xiàn)原理

嵌入式網(wǎng)關(guān)控制模塊硬件結(jié)構(gòu)如圖3，信息采集節(jié)點(diǎn)模塊硬件結(jié)構(gòu)如圖4所示。

圖3 嵌入式網(wǎng)關(guān)控制節(jié)點(diǎn)硬件結(jié)構(gòu)圖

圖4 信息采集節(jié)點(diǎn)模塊硬件結(jié)構(gòu)圖

3.2 硬件平臺(tái)選用及資源配置

硬件平臺(tái)選用組委會(huì)提供的EVK1100開(kāi)發(fā)板，EVK1100開(kāi)發(fā)板是一個(gè)基于AVR32 AT32UC3A單片機(jī)控制器的評(píng)估套件和開(kāi)發(fā)系統(tǒng)。UC3A系列基于愛(ài)特梅爾的AVR 32 UC內(nèi)核，配有512KB的閃存、一個(gè)內(nèi)置10/100以太網(wǎng)媒體接入控制器(MAC)、一個(gè)具有OTG(on-the-go)功能的全速(12Mbps) USB 2.0接口，以及一個(gè)SRAM/SDRAM外部總線接口。是Atmel宣布推出的業(yè)界最低功耗的32位閃存微控制器系列。

主控制器芯片AT32UC3A0512能夠以66MHz的速率提供80 Dhrystone MIPS(DMIPS)的性能，而在3.3伏電壓下的電流僅為40毫安。此外，其功耗低至1.65mW/DMIPS，只是具備相同功能的其它架構(gòu)的1/4，表現(xiàn)遠(yuǎn)遠(yuǎn)優(yōu)于對(duì)手。這款新的微控制器專為聯(lián)網(wǎng)和以個(gè)人電腦為中心的嵌入式應(yīng)用產(chǎn)品而開(kāi)發(fā)，尤其適合于便攜式設(shè)備。

AVR32 UC內(nèi)核采用了三級(jí)管線型Harvard架構(gòu)，該架構(gòu)主要為優(yōu)化片上閃存的指令存取而設(shè)計(jì)。此外，它也是業(yè)內(nèi)首個(gè)讓單周期讀寫(xiě)SRAM繞過(guò)系統(tǒng)總線而直接與CPU介接的內(nèi)核，從而實(shí)現(xiàn)更快的執(zhí)行速度和周期決定過(guò)程，以及更低的功耗。AVR32 UC內(nèi)核與其前身AVR32 AP共享相同的指令集架構(gòu)(ISA)，其中有220多條無(wú)方式指令 (modeless instruction) 可作為16位壓縮指令和32位擴(kuò)展指令使用。該ISA架構(gòu)擁有獨(dú)立位(atomic bit)的處理功能，可控制片上外圍設(shè)備和通用輸入輸出(IO) ，以及定點(diǎn)DSP計(jì)算，如單循環(huán)小數(shù)飽和乘法及累積算法。另外，該內(nèi)核還含有一個(gè)事件處理系統(tǒng)，可以支持優(yōu)先中斷、不可屏蔽中斷及內(nèi)部異常等事件，其中斷反應(yīng)時(shí)間最長(zhǎng)為16個(gè)時(shí)鐘周期。

AVR32 UC3A系列集成了許多與愛(ài)特梅爾 ARM 微控制器相同的外圍設(shè)備，包括外圍DMA控制器、多層高速總線架構(gòu)、10位模數(shù)轉(zhuǎn)換器 (ADC)、2個(gè)串行外圍接口(SPI)、同步串行接口 (SSC)、雙線接口 (I2C兼容)、4個(gè)通用異步收發(fā)器 (UART)、3個(gè)通用計(jì)時(shí)器、7個(gè)脈寬調(diào)制器以及一整套監(jiān)控功能。

10/100Mbps IEEE 802.3 標(biāo)準(zhǔn)以太網(wǎng) (MAC) 能讓開(kāi)發(fā)人員設(shè)計(jì)出可以通過(guò)互聯(lián)網(wǎng)協(xié)議堆進(jìn)行通信的聯(lián)網(wǎng)嵌入式系統(tǒng)。USB 2.0全速 (12Mbps) 接口提供了利用各種 USB 級(jí)別接口 (例如針對(duì)串行數(shù)據(jù)通信的人機(jī)接口設(shè)備；或針對(duì)更大規(guī)模數(shù)據(jù)傳輸?shù)拇笕萘看鎯?chǔ)器) 與現(xiàn)今的 PC 架構(gòu)通信的方法。由于UC3A USB外設(shè)的OTG功能提供對(duì)USB閃存盤(pán)、指針設(shè)備或打印機(jī)等標(biāo)準(zhǔn)USB設(shè)備的支持，因此讓以PC為中心的計(jì)算環(huán)境得以進(jìn)一步集成。

外部總線接口(EBI) 將可尋址(addressable)的物理存儲(chǔ)器擴(kuò)大到16MB。其非復(fù)用的16位數(shù)據(jù)總線能夠與高密度的外部SRAM、SDRAM、ROM、閃存器件以及如LCD或FPGA等存儲(chǔ)映像器件連接。

UC3A系列微控制器擁有一個(gè)6層高速總線矩陣，該結(jié)構(gòu)使總線主外設(shè)能夠以66MHz每秒264MB的最高速度同時(shí)訪問(wèn)任何總線從設(shè)備。這些總線主控設(shè)備（master）包括AVR32 UC核數(shù)據(jù)和指令接口、15信道外圍DMA控制器，以及幾種高速外圍設(shè)備，如以太網(wǎng)MAC和USB?？偩€從設(shè)備(slave)則為片上SRAM和閃存、USB、2個(gè)外圍總線橋，以及外部總線接口。