新聞中心

EEPW首頁 > 設(shè)計應(yīng)用 > NI矢量信號收發(fā)器的FPGA編程

NI矢量信號收發(fā)器的FPGA編程

作者: 時間:2014-07-11 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://butianyuan.cn/article/259368.htm

VST Streaming項目樣例提供兩個主機樣例。較簡單的一個樣例把從VST處采集得到的增多的或者連續(xù)的波形數(shù)據(jù)傳輸至VST進行生成,。比較高級的樣例說明了多個VST的MIMO同步。

圖 16.這些樣例說明了VST Streaming項目樣例的主機接口

4. 儀器驅(qū)動FPGA擴展

儀器驅(qū)動FPGA擴展提供了一種兼容-RFSA和-RFSG儀器驅(qū)動的VST 方法。FPGA上的抽取層實現(xiàn)了所需要的儀器驅(qū)動功能,同時提供接口以改善具體應(yīng)用的FPGA。雖然不像儀器設(shè)計庫的直接編程那樣靈活,然而 儀器驅(qū)動FPGA擴展支持的修改類型與標準信號分析儀和信號發(fā)生器的基于記錄的采集和生成模式相一致。

圖 17. 儀器驅(qū)動FPGA擴展架構(gòu)包含VST儀器設(shè)計庫,并且增加了一個抽取層以保護組件。用戶IP不在此代碼中,由主機進行控制,并且不受預(yù)編譯封閉源-RFSA和NI-RFSG的影響

5. 大型FPGA開發(fā)考慮事項

The Virtex-6 LX195T FPGA on the NI PXIe-5644R and the NI PXIe-5645R is a large FPGA, though the full suite of instrument design libraries consumes a considerable fraction of the available resources. As such, compilation times can take 5 hours or more when using the NI LabVIEW FPGA Compile Cloud Service, depending on the complexity and resource utilization of the FPGA design. Furthermore, FPGA compilation is a non-deterministic process, and as a design consumes more FPGA resources, the repeatable compilation success rate drops below 100%. For such designs, initiating multiple compiles in parallel can help to ensure a successful compilation in approximately the same time as a single compilation. Table 3. provides some estimates for the different FPGA designs discussed in this paper.

FPGA設(shè)計近似編譯時間近似編譯成功率LUT占用率觸發(fā)器占用率DSP片占用率塊RAM占用率
VST Streaming項目范例4 小時90%27%30%31%20%
Simple VSA/VSG項目范例5 小時80%50%49%31%39%
儀器驅(qū)動FPGA擴展6 小時75%67%62%31%45%

表3. 各種VST FPGA設(shè)計的編譯時間、成功率和FPGA占用率。


上一頁 1 2 3 4 5 6 7 8 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉