無增益折衷的CMOS LNA輸入匹配網(wǎng)絡(luò)

提出的LNA增加了一個(gè)并聯(lián)電容器Cg，如圖3所示前述的柵極電感創(chuàng)建了一個(gè)Л匹配網(wǎng)絡(luò)。它顯示了用于提出的LNA（b）的輸入阻抗計(jì)算的小信號(hào)電路。如上所述，Rf和Cf是由電容反饋機(jī)制形成的。電感Lg可分為兩個(gè)較小的部分：L1和Lf。這兩個(gè)電感與Cg和Cf諧振。共振頻率的輸入阻抗為：

提出的輸入匹配網(wǎng)絡(luò)的有效增益是：

方程13顯示，提出的LNA的有效增益可以通過減小Rf值來增加，而不像電容反饋LNA和L-CSLNA，其有效增益受到50 Ω匹配條件的限制。當(dāng)減小Rf時(shí)，根據(jù)方程12，LNA的輸入阻抗可以通過減小L1匹配到50 Ω。電容Cg和電感L1為L(zhǎng)NA設(shè)計(jì)增加了額外的自由度。

有效增益不再受到輸入匹配條件的限制。因此，提出的LNA將能夠?qū)崿F(xiàn)比L-CSLNA和電容反饋LNA高得多的增益。圖4顯 示了在同樣功耗水平和輸出負(fù)載條件下，提出的LNA和L-CSLNA的S21和S11的響應(yīng)情況。在要測(cè)試的頻率下，兩個(gè)LNA的設(shè)計(jì)具有相同的輸入匹 配。提出的LNA顯示了更好的增益性能。LNA的增益為3 dB，高于L-CSLNA。帶寬（BW）隨著匹配網(wǎng)絡(luò)的有效增益而增加。但是，如下所示，這個(gè)仿真中的LNA的帶寬對(duì)所需標(biāo)準(zhǔn)來說仍然足夠大。提出的 LNA的噪聲系數(shù)是：

方程11相比，由于Л網(wǎng)絡(luò)的緣故，RLg的噪聲貢獻(xiàn)增加了。不過，當(dāng)LNA設(shè)計(jì)的Geff_?高于Geff_no_L時(shí)，來自 的噪聲貢獻(xiàn)可以減少。因此，它可以彌補(bǔ)由RLg造成的損耗。此外，當(dāng)Geff_??增加時(shí)，級(jí)聯(lián)級(jí)的噪聲貢獻(xiàn)也會(huì)減少。對(duì)于頻率f0條件下的窄帶LNA，設(shè)計(jì)步驟總結(jié)如下。

為實(shí)現(xiàn)最好的晶體管性能，要采用最小的通道長(zhǎng)度。

為了實(shí)現(xiàn)高增益和低噪聲，Rf的值要設(shè)計(jì)得盡可能小。不過，正如上面所討論的，所需應(yīng)用的帶寬必須保持足夠。此外，當(dāng)Rf下降時(shí)，所需的L1減小，但所需的Cg增加。由于Cg的負(fù)極板直接連接到地，其值應(yīng)該不會(huì)太大。

Cg和L1的值來自于方程12。

根據(jù)所需的增益和可用芯片面積確定Lf的值。Lf越大，得到的增益越高。在f0，Cf與Lf諧振。

鑒于特定漏電流和所需的Rf和Cf值，可根據(jù)方程6-9設(shè)計(jì)晶體管的尺寸和偏置。

為了驗(yàn)證這一理論，采用IBM的0.13 μm RF CMOS技術(shù)設(shè)計(jì)和制作了一個(gè)LNA。其原理如圖3（a）所示。所有電感器均在片上。在要測(cè)試頻率，電感LL將與晶體管M2的漏極節(jié)點(diǎn)的總電容產(chǎn)生諧振。電感Lg和電容Cg的設(shè)計(jì)可以滿足匹配條件。該LNA的第二級(jí)是輸出緩沖區(qū)。輸出緩沖區(qū)的目的是要將輸出端口匹配在測(cè)設(shè)備的50 ?負(fù)載。緩沖區(qū)的負(fù)載效應(yīng)與LNA級(jí)的混頻器加載效果大致相同。

測(cè)量結(jié)果

LNA的芯片顯微照片如圖5所示?？偯娣e包括輸出緩沖區(qū)和0.74×0.84 mm的焊盤（pad）。圖6顯 示了提出的LNA的電壓增益、S11和S22。還制作了一個(gè)與提出的LNA相同功耗水平和輸出負(fù)載條件的L-CSLNA。在2.4 GHz時(shí)LNA的電壓增益為21.5 dB，而L-CSLNA的電壓增益為18.8 dB。測(cè)得的LNA的增益是2.7 dB，高于L-CSLNA。提出的LNA具有良好的輸入和輸出匹配。在2.4 GHz條件下，S11的值是?12 dB，S22的值是-16 dB。如圖7所示，相應(yīng)的NF為4.9 dB。實(shí)測(cè)的NF超過了仿真的NF，達(dá)1 dB。這個(gè)大的差異歸因于惡劣的噪聲建模和工藝變化。IEEE.802.15.4接收器可以容許LNA和混頻器的噪聲系數(shù)為11.2或10.5 dB¹。如果我們的LNA用在接收器前端，就需要一個(gè)NF小于19.8 dB的混頻器。這樣一個(gè)寬松的NF要求用目前的CMOS混頻器設(shè)計(jì)不難實(shí)現(xiàn)。LNA的IIP3為-12 dBm。核心LNA從1 V電源電壓汲取（draw）0.6 mA。總功耗僅為0.6 mW。

這個(gè)LNA與文獻(xiàn)中公布結(jié)果的比較列于表1。雖然幾個(gè)LNA^11-14 都有較好的NF，但比提出的LNA消耗的功率更多。此外，這種低NF對(duì)應(yīng)用是沒有必要的¹，與提出的LNA相比性能相當(dāng)類似。不過，該LNA采用了一個(gè)大電阻負(fù)載來實(shí)現(xiàn)高增益。因此，它不能在1 V的低電源電壓下操作。部分LNA^13，14 顯示了增益和線性度之間的折衷。它們的IIP3較高，但功耗要高得多，增益比提出的LNA低得多。根據(jù)表1計(jì)算的FOM，該LNA具有最好的FOM1和可接受FOM2。

結(jié)論

本文提出了一個(gè)新的輸入匹配拓?fù)浣Y(jié)構(gòu)，無需對(duì)CSLNA增益進(jìn)行折衷。輸入網(wǎng)絡(luò)使用電容反饋和?網(wǎng)絡(luò)實(shí)現(xiàn)?；谶@種方法，CSLNA能夠?qū)崿F(xiàn)更高的增益，同時(shí)保持良好的輸入匹配和低功耗。本文解釋了LNA的設(shè)計(jì)和制作的設(shè)計(jì)方法。與L-CSLNA相比，淘汰了源電感Ls，并獲得了較高的增益。提出的LNA僅消耗0.6 mW，同時(shí)提供了非常高的增益、良好的輸入匹配和適中的NF。