采用TI多標(biāo)準(zhǔn)基站SoC全面提升性能

　自無(wú)線網(wǎng)絡(luò)誕生以來(lái)，其數(shù)據(jù)吞吐能力已實(shí)現(xiàn)快速增長(zhǎng)。對(duì)營(yíng)運(yùn)商來(lái)說(shuō)，最終的衡量標(biāo)準(zhǔn)是頻譜每赫茲承載的比特?cái)?shù)，以及實(shí)現(xiàn)特定吞吐能力所需的相關(guān)成本及功耗。一直以來(lái)，在無(wú)線標(biāo)準(zhǔn)升級(jí)的每一個(gè)轉(zhuǎn)折點(diǎn)，TI 都無(wú)一不為基站設(shè)備帶來(lái)價(jià)值與創(chuàng)新。如今，TI 的基站 SoC 只需少量電路系統(tǒng)即可處理無(wú)線基帶第 1 層 (L1)、第 2 層 (L2) 與傳輸功能。TI 10 余年的豐富經(jīng)驗(yàn)建立在成功的部署周期之上，主要體現(xiàn)在在以下方面積累的豐富知識(shí)：

　　1. TI 在最新的半導(dǎo)體工藝技術(shù)節(jié)點(diǎn)上成功推出眾多器件，不僅能夠?qū)崿F(xiàn)顯著的性能提升，同時(shí)還能大幅降低成本及功耗;

　　2. TI 在 DSP 技術(shù)領(lǐng)域擁有穩(wěn)固的領(lǐng)先地位。毋庸置疑，無(wú)線基站需要為全球無(wú)線標(biāo)準(zhǔn)的傳輸與接收提供充分的數(shù)字信號(hào)處理能力。TI 擁有強(qiáng)大的實(shí)力，能夠利用其行業(yè)領(lǐng)先的半導(dǎo)體工藝技術(shù)持續(xù)推出數(shù)字處理性能不斷飛速發(fā)展的未來(lái)產(chǎn)品。各種優(yōu)勢(shì)全面結(jié)合，即能為市場(chǎng)推出高性價(jià)比的解決方案;

　　3. TI 始終致力于改進(jìn)其高性能多內(nèi)核 SoC。雖然無(wú)線基站的大多數(shù)功能都能夠由 DSP 執(zhí)行，但 DSP 最為擅長(zhǎng)的則是與目標(biāo)加速器相結(jié)合來(lái)實(shí)現(xiàn)各種優(yōu)化目標(biāo)，其中包括實(shí)現(xiàn)極高的單位頻率吞吐能力、單位功率吞吐能力以及低系統(tǒng)成本等。在將硬件加速與業(yè)界領(lǐng)先 DSP 相結(jié)合以減輕無(wú)線標(biāo)準(zhǔn)的處理方面，TI 極為成功，能夠以極低的成本與低功耗實(shí)現(xiàn)前所未有的吞吐能力。

　　TI 基站創(chuàng)新的第三個(gè)主要部分是本文的重點(diǎn)所在，即 TI 為基站 SoC 創(chuàng)建可配置硬件加速器的成功戰(zhàn)略。在決定將無(wú)線信號(hào)處理鏈上的哪些部分轉(zhuǎn)移到可配置硬件加速模塊中時(shí)，有若干關(guān)鍵問(wèn)題需要考慮，其中包括：

　　2

　　1. 無(wú)線信號(hào)鏈的哪些部分發(fā)生重大變化的可能性最小，而且哪些應(yīng)基于成熟的標(biāo)準(zhǔn)之上?

　　2. 在候選功能中，設(shè)備制造商能否添加其自己的知識(shí)產(chǎn)權(quán) (IP)，以提供高級(jí)功能與差異化?

　　3. 無(wú)線信號(hào)鏈上的哪個(gè)部分具有最高的處理強(qiáng)度(如果在 DSP 的軟件中實(shí)施時(shí)，需要最高的 DSP MIPS)?

　　4. 分配在硬件中的哪些功能可以簡(jiǎn)化并加快開(kāi)發(fā)與測(cè)試?

　　5. 為確保全面的多內(nèi)核能力與峰值加速器性能，需要何種類型的 SoC 基礎(chǔ)局端?

　　要解決上述的第一個(gè)問(wèn)題，需要確保無(wú)線處理標(biāo)準(zhǔn)的這些部分(無(wú)論仍處于開(kāi)發(fā)中還是處于實(shí)驗(yàn)階段)都將由 DSP 負(fù)責(zé)處理，這樣營(yíng)運(yùn)商或 OEM 廠商才能實(shí)現(xiàn)解決方案的差異化。在對(duì)各種信號(hào)鏈功能及使用模型的 MIPS 要求進(jìn)行分析后，就可以確定哪些功能應(yīng)被移入硬件加速器，從而在降低成本和加快投產(chǎn)進(jìn)度方面獲得顯著優(yōu)勢(shì)。

　　除了各種基于硬件的加速器外，TI 還創(chuàng)建了一種可確保實(shí)現(xiàn)高效率零復(fù)制數(shù)據(jù)流的創(chuàng)新型 KeyStone 架構(gòu)，從而能夠在內(nèi)核、加速器以及外設(shè)之間實(shí)現(xiàn)非阻塞的系統(tǒng)互連。此外，該架構(gòu)還能確保協(xié)處理器得到充分利用。它還可以減少中斷及軟件上下文環(huán)境的切換次數(shù)，以最大限度地實(shí)現(xiàn)所有內(nèi)核的最佳利用，從而使所有系統(tǒng)組件都能得到全面利用。

　　確定系統(tǒng)優(yōu)化的機(jī)會(huì)

　　確定新基站 SoC 設(shè)計(jì)方法的第一步，是考慮新一代基站的預(yù)期性能要求并理解其對(duì)SoC 設(shè)計(jì)的影響。

　　TCI6618 具備一系列針對(duì)新一代基站的用例目標(biāo)參數(shù)。由于 TI TCI6488 是目前應(yīng)用于基站的領(lǐng)先 SoC，因而其是一種非常適用于基線分析的器件。

　　下列各參數(shù)基于 LTE 系統(tǒng)中 TCI6488 器件的性能：

　　天線：2x2 發(fā)送與接收

　　帶寬：20MHz

　　數(shù)據(jù)率：150 Mbps 下行，75 Mbps 上行

　　LTE 物理層概覽

　　LTE 物理層需要對(duì)每個(gè)物理層通道進(jìn)行高強(qiáng)度的信號(hào)處理。主要的物理層通道如下：

　　下行通道：

　　PDSCH：物理下行共享通道

　　PDCCH：物理下行控制通道

　　采用 TI 多標(biāo)準(zhǔn)基站 SoC 實(shí)現(xiàn)性能、效率與差異化的全面提升 2011 年 2 月

　　上行通道： 3

　　PUSCH：物理上行共享通道

　 PUCCH：物理上行控制通道

　　PRACH：物理隨機(jī)訪問(wèn)通道

　　對(duì)于每個(gè)數(shù)據(jù)和控制通道而言，可將物理層處理分為兩個(gè)主要的功能模塊：比特率與 IQ 采樣處理。

　　圖 1 顯示的 PDSCH 信號(hào)鏈由如下方面構(gòu)成：

　　IQ 采樣處理 — 處理 LTE 物理資源，將其映射到天線的不同層并轉(zhuǎn)換為 OFDM 符號(hào)以用于空中傳輸。

　　比特率處理 — 處理來(lái)自 L2 的傳輸模塊，通過(guò)計(jì)算循環(huán)冗余校驗(yàn) (CRC) 并將其附加給傳輸模塊來(lái)啟動(dòng)處理進(jìn)程。如果傳輸模塊大于 6,144 位的最大允許代碼模塊尺寸，則執(zhí)行代碼模塊分段。在進(jìn)行通道編碼前，要進(jìn)行新的 CRC 計(jì)算并將其附著于每個(gè)代碼模塊上。

　　

圖 1 - FDSCH 信號(hào)處理鏈

　　PUSCH 是 PDSCH 的反向過(guò)程，同樣含有下列 IQ 樣本與比特率處理：

　　IQ 樣本處理 —— 處理接收到的 OFDM 符號(hào)物理資源。這涉及通道估算與最大比率合并 (MRC) /多輸入、多輸出 (MIMO) 均衡，以從各個(gè)天線分離用戶數(shù)據(jù)。

　　比特率處理 —— 為在 L2 內(nèi)實(shí)現(xiàn)進(jìn)一步處理而進(jìn)行的通道解調(diào)、解多路復(fù)用、錯(cuò)誤校正與解碼。

　　圖2 - PUSCH 信號(hào)處理鏈

　　分析 TMS320TCI6488 中的 LTE 物理層處理 4

　　TCI6487/8 是 TI 最新系列的多內(nèi)核 SoC，由三個(gè) C64x+TM CPU 內(nèi)核構(gòu)成。采用這種 SoC 的運(yùn)營(yíng)商已有數(shù)百家，年出貨量數(shù)百萬(wàn)片。通過(guò)分析 TCI6488 的 LTE 性能，可以深入了解如何構(gòu)建新一代的高性能 SoC。圖 3 所示為在 TCI6488 上采用 2x2 MIMO、150Mbps 下行吞吐速率及 75Mbps 上行吞吐速率時(shí)，20 MHz LTE 的周期占用數(shù)及分布。

　　圖 3 - TCI6488 上的 LTE 物理層處理

　　從圖上可以明顯看出，F(xiàn)FT/IFFT、PDSCH 比特率處理、PUSCH 比特率處理與 PUCCH 占用了總 DSP 周期中的大部分。

　　為進(jìn)一步改進(jìn)總體系統(tǒng)性能，滿足新一代 LTE 系統(tǒng)的要求，必須設(shè)計(jì)出具備良好均衡性且可擴(kuò)展的架構(gòu)，以便最大限度地發(fā)揮 SoC 的多內(nèi)核計(jì)算性能。這就要求最大限度地提高系統(tǒng)的互連吞吐量，并將存儲(chǔ)器存取與數(shù)據(jù)傳輸時(shí)延降到最小。

　　通過(guò)對(duì) LTE 要求的總處理周期進(jìn)行分析，我們發(fā)現(xiàn)通過(guò)增強(qiáng) DSP 內(nèi)核的信號(hào)處理能力，不僅能夠減少處理周期的總數(shù)量，而且還能增大系統(tǒng)容量、提升性能。最新推出的 C66x DSP 內(nèi)核通過(guò)將 C64x+ 的乘/累加 (MAC) 能力銳升四倍可實(shí)現(xiàn)這一目標(biāo)。此外，新內(nèi)核還同時(shí)集成了定點(diǎn)與浮點(diǎn)功能，并可為矢量處理與矩陣處理提供新的指令。

　　如快速傅里葉變換 (FFT) 與快速傅里葉逆變換 (IFFT) 等特定函數(shù)需要在 LTE 信號(hào)鏈上的許多地方執(zhí)行，并且用于在時(shí)域與頻域之間進(jìn)行數(shù)據(jù)轉(zhuǎn)換。FFT 與離散傅立葉變換 (DFT) 已屬成熟算法，因此它們有可能作為硬件加速的候選以用于釋放 CPU 周期，這樣 DSP 內(nèi)核就可用于執(zhí)行客戶差異化功能。

　　5

　　LTE 的上行與下行比特率處理及其他無(wú)線技術(shù)包含眾多標(biāo)準(zhǔn)算法，適用于調(diào)制、解調(diào)、交錯(cuò)、解交錯(cuò)、速率匹配、解速率匹配、加擾與去擾等運(yùn)算。TI 新型比特率協(xié)處理器 (BCP) 是一種可為多種標(biāo)準(zhǔn)釋放所有比特率處理功能的加速器，它可大幅度提升系統(tǒng)容量，從而簡(jiǎn)化軟件編程、減少系統(tǒng)時(shí)延。

　　這些就是可以在 TCI6616 及 TCI6618 基站 SoC 中實(shí)現(xiàn)創(chuàng)新與性能飛躍提升的系統(tǒng)優(yōu)化機(jī)會(huì)的示例。

　　TI KeyStone 架構(gòu)

　　KeyStone 多內(nèi)核 SoC 架構(gòu)是業(yè)界同類架構(gòu)中率先可提供基礎(chǔ)局端以確保所有內(nèi)核都能得到充分利用的架構(gòu)。KeyStone 可實(shí)現(xiàn)對(duì)所有處理內(nèi)核、外設(shè)、協(xié)處理器及 I/O 的非阻塞訪問(wèn)?？蓪?shí)現(xiàn)這類多內(nèi)核能力的部分 KeyStone 創(chuàng)新技術(shù)包括：多內(nèi)核導(dǎo)航器、TeraNet、多內(nèi)核共享存儲(chǔ)控制器 (MSMC) 及超鏈接。

　　TI 多內(nèi)核導(dǎo)航器是一種基于分組的創(chuàng)新型管理器，能夠在提取不同子系統(tǒng)間連接的同時(shí)，控制 8,192 個(gè)隊(duì)列。它可為實(shí)現(xiàn)通信、數(shù)據(jù)傳輸及工作管理提供統(tǒng)一接口。通過(guò)采用“一次性完成，零復(fù)制”的設(shè)計(jì)理念，多內(nèi)核導(dǎo)航器能夠以更少的中斷及更低的軟件復(fù)雜度實(shí)現(xiàn)更高的系統(tǒng)性能。

　　舉例來(lái)說(shuō)，多內(nèi)核導(dǎo)航器能夠進(jìn)行任務(wù)調(diào)度，且在無(wú)需外部管理的情況下即能指示下一個(gè)空閑 DSP 內(nèi)核讀取并處理任務(wù)。這樣通過(guò)提供下列功能，即可簡(jiǎn)化 SoC 軟件架構(gòu)，進(jìn)而提升基站的性能：

　　動(dòng)態(tài)資源/負(fù)載共享

　　減輕與子系統(tǒng)間通信相關(guān)的 CPU 開(kāi)銷/延遲

　　基于硬件的任務(wù)優(yōu)先級(jí)排序

　　動(dòng)態(tài)負(fù)載平衡

　　針對(duì)所有 IP 模塊(軟件、I/O 及加速器)的通用通信方法

　　多內(nèi)核導(dǎo)航器能夠在無(wú) CPU 干預(yù)的情況下控制數(shù)據(jù)流，可從移動(dòng)數(shù)據(jù)中釋放 CPU 周期并將片上通信速率提升至每秒 2,000 萬(wàn)條消息。此外，其還能夠使用更為簡(jiǎn)單的軟件架構(gòu)以縮短開(kāi)發(fā)周期并提高資源利用率。

　　TeraNet 能夠提供層級(jí)交換結(jié)構(gòu)，可在 SoC 內(nèi)為數(shù)據(jù)傳輸提供超過(guò) 2 Tbit 的總帶寬。這樣幾乎可確保不會(huì)出現(xiàn)內(nèi)核與協(xié)處理器沒(méi)有數(shù)據(jù)可處理的情況，從而使他們?cè)谌魏涡枰奈恢煤蜁r(shí)間都可以發(fā)揮其最大的處理功效。由于交換結(jié)構(gòu)采用了層級(jí)架構(gòu)而非扁平縱橫式結(jié)構(gòu)，因此總體功耗能在空閑狀態(tài)下實(shí)現(xiàn)大幅度下降且能以最低時(shí)延實(shí)現(xiàn)高性能，從而充分滿足新一代基站的這種關(guān)鍵要求。

　　多內(nèi)核共享存儲(chǔ)控制器 (MSMC) 是一種可增強(qiáng)性能的獨(dú)特架構(gòu)。MSMC 可以讓內(nèi)核在不占用任何 TeraNet 帶寬的情況下直接訪問(wèn)共享存儲(chǔ)器。MSMC 可以協(xié)調(diào)內(nèi)核及其他 IP 模塊對(duì)共享存儲(chǔ)器的訪問(wèn)，以避免發(fā)生存儲(chǔ)器爭(zhēng)用的情況發(fā)生。DDR3 外部存儲(chǔ)器接口 (EMIF) 可直接連接至 MSMC，從而降低因發(fā)生外部存儲(chǔ)器存取而導(dǎo)致的時(shí)延，并為基站應(yīng)用提供所需的高速訪問(wèn)與支持。

　　6

　　超鏈接具有 50Gbps 的總吞吐能力，是一種互連機(jī)制，能夠以極少的協(xié)議實(shí)現(xiàn)與其它 KeyStone、FPGA 及 ASIC 器件的高速通信與連接。其可為主器件上的配套器件提供透明的存儲(chǔ)器映射訪問(wèn)，從而不僅可大幅簡(jiǎn)化軟件編程，同時(shí)還能為 OEM 廠商提供實(shí)現(xiàn)可擴(kuò)展解決方案的無(wú)縫路徑。

　　全新 DSP 內(nèi)核

　　TCI66x SoC 解決方案包含性能顯著增強(qiáng)的全新處理內(nèi)核。其是業(yè)界首款同時(shí)集成了定點(diǎn)和浮點(diǎn)功能的基站 DSP 內(nèi)核。增強(qiáng)的性能可幫助 OEM 廠商構(gòu)建極富差異化功能的軟件，從而滿足高級(jí)操作人員的要求。

　　TMS320C66x 內(nèi)核

　　作為 TI 的新一代定點(diǎn)及浮點(diǎn) DSP，新型 C66x 內(nèi)核具備集成了 8 個(gè)功能單元和 64 個(gè)通用 32 位寄存器的高級(jí) VLIW 架構(gòu)。全新系列器件基于 TI 前代 C64x+ 內(nèi)核架構(gòu)之上，擁有屢獲殊榮的指令集架構(gòu)和眾多功能強(qiáng)大的特性，如每個(gè)周期能夠執(zhí)行 8 個(gè)指令，從而可實(shí)現(xiàn)高度的并行性能。

　　全新的 C66x DSP 內(nèi)核實(shí)現(xiàn)眾多特性改進(jìn)，其中包括：

　　原生浮點(diǎn)處理，可逐指令地與定點(diǎn)實(shí)現(xiàn)無(wú)縫協(xié)作。通過(guò)以業(yè)界領(lǐng)先的定點(diǎn) DSP 速度提供原生浮點(diǎn)支持，實(shí)現(xiàn)了浮點(diǎn)處理領(lǐng)域的重大進(jìn)步;

　 MAC 實(shí)現(xiàn)了 4 倍的性能提升，每周期可提供 32 個(gè) 16x16 位 MAC;

　　專為復(fù)雜算法、線性代數(shù)和矩陣運(yùn)算而精心優(yōu)化;

　　全流水線雙精度浮點(diǎn)乘法器;

　　減少雙精度乘法時(shí)延。

　　所有這些改進(jìn)都能大幅提升 L1 和 L2 的總體處理性能。4G 基站解決方案具備 MIMO 和波束成形等算法，可充分利用多天線信號(hào)處理實(shí)現(xiàn)性能提升。這些算法通常需要矩陣逆轉(zhuǎn)技術(shù)，從本質(zhì)上來(lái)說(shuō)非常容易遭受與定點(diǎn)處理相關(guān)的量化及擴(kuò)展問(wèn)題的影響。這些多天線技術(shù)仍在不斷演進(jìn)發(fā)展，具備可幫助客戶實(shí)現(xiàn)差異化功能的實(shí)施靈活性至關(guān)重要。將最新的 C66x 增強(qiáng)功能用于矩陣運(yùn)算和浮點(diǎn)支持，能夠同時(shí)顯著提高系統(tǒng)的速度和準(zhǔn)確度，從而為移動(dòng)電話用戶帶來(lái)更精彩的體驗(yàn)。

　　采用 C66x 內(nèi)核增強(qiáng) MIMO 接收機(jī)

　　我們同時(shí)在 LTE 和 LTE-A 中采用了眾多高級(jí)接收機(jī)算法。例如，在 LTE-A 新技術(shù)中可實(shí)現(xiàn)更先進(jìn)的多用戶 MIMO (MU-MIMO) 預(yù)編碼方案。此外，單用戶 MIMO (SU-MIMO) 還可支持更高的數(shù)據(jù)速率。增強(qiáng)型 C66x 內(nèi)核不僅可幫助設(shè)計(jì)團(tuán)隊(duì)在上述領(lǐng)域?qū)崿F(xiàn)差異化特性，而且最終還能幫助他們實(shí)現(xiàn)操作人員所需的高級(jí)特性。

　　7

　　MIMO 解碼在算法上非常復(fù)雜，往往需要使用客戶 IP 來(lái)提升效率和性能。復(fù)雜度隨天線數(shù)量的增加而相應(yīng)增加。雖然大多數(shù)專家都一致認(rèn)為第二種傳輸天線至少在最近幾年都不會(huì)獲得廣泛使用，但當(dāng)前的系統(tǒng)仍以 2xN(2 路傳輸，N 路接收)配置為主。實(shí)施 MIMO 接收機(jī)算法的方式有很多種，其中包括較低復(fù)雜側(cè)的線性 MMSE 和較高復(fù)雜端的球狀解碼。在 OEM 廠商測(cè)試不同算法的時(shí)候，進(jìn)行高效率的軟件實(shí)施使他們能夠在部署 LTE 系統(tǒng)的同時(shí)適配并測(cè)試不同的構(gòu)想方案。這種高靈活性在基礎(chǔ)局端部署的最初幾年非常關(guān)鍵，直到新的網(wǎng)絡(luò)落實(shí)，工程師才能更好地理解問(wèn)題所在。

　　C66x 架構(gòu)具備擴(kuò)展指令集，可用于加速 DSP 內(nèi)核的 MIMO 處理。浮點(diǎn)可以實(shí)現(xiàn)高效的矩陣反轉(zhuǎn)算法，從而較定點(diǎn)實(shí)施相比能夠?qū)崿F(xiàn)更高的性能，而且與硬件加速相比能夠?qū)崿F(xiàn)更高的靈活性。通過(guò)充分發(fā)揮浮點(diǎn)功能和 4 倍的 MAC 性能改進(jìn)，C66x DSP 內(nèi)核中的 MIMO 處理量與前代 DSP 相比降低了 5 倍。

　　全新的加速功能

　　通過(guò)分析 LTE 和 WCDMA 系統(tǒng)要求，我們已確定了一些需要改進(jìn)的功能，并按重要性進(jìn)行如下排序：

　　FFT/IFFT/DFT

　　下行鏈路比特率處理

　　上行鏈路比特率處理

　　上行鏈路控制通道接收機(jī)

　　MIMO 接收機(jī)

　　WCDMA 傳輸碼片率 IQ 采樣處理 (TAC)

　 WCDMA 接收碼片率 IQ 采樣處理 (RAC)

　　此外，4G 較高的數(shù)據(jù)速率和高速 3G 系統(tǒng)都需要大量的改進(jìn)才能完成 turbo 解碼功能。
TCI6616 AccelerationPacs

　　為了更好地滿足高速發(fā)展的 3G 和 4G 市場(chǎng)需求，TI 為 TCI6616 開(kāi)發(fā)了眾多新的加速器。

　　傳輸碼片率協(xié)處理器 (TAC)

　　TAC 能為多達(dá) 256 個(gè)下行鏈路 WCDMA 用戶執(zhí)行傳輸碼片率擴(kuò)展運(yùn)算。該加速器可將符號(hào)率處理的數(shù)據(jù)作為輸入，然后再將芯片擴(kuò)展序列輸出到基站的各個(gè)天線輸出端。

　　TAC 能夠執(zhí)行下列運(yùn)算：

　　符號(hào)調(diào)制

　　開(kāi)環(huán)分集處理，其中包括空間時(shí)間傳輸分集 (STTD) 和時(shí)間交換傳輸分集 (TSTD)

　　8

　　閉環(huán)處理，其中包括閉環(huán)分集、用于 HSDPA 的 MIMO、下行鏈路功率控制、上行鏈路功率控制、隨機(jī)訪問(wèn)采集指示傳輸、E-DCH 相對(duì)授權(quán)和混合 ARQ 指示傳輸

　　各個(gè)通道的增益應(yīng)用

　　支持壓縮模式

　　擴(kuò)展和加擾

　　功耗測(cè)量

　 媒體流失調(diào)和延遲

　　波束成型

　　媒體流匯總

　　TCA 支持所有 WCDMA 下行鏈路通道：

　　P-SCH：主同步通道

　　 S-SCH：次同步通道

　　P-CPICH：主通用導(dǎo)頻通道

　　S-CPICH：次通用導(dǎo)頻通道

　 P-CCPCH：主通用控制物理通道

　　PICH：傳呼指示器通道

　　 AICH：采集指示器通道

　　HS-SCCh：高速共享控制通道

　　HS-PDSCH：高速物理下行鏈路共享通道

　　E-AGCH：E-DCH 絕對(duì)授權(quán)通道

　　E-RGCH：E-DCH 相對(duì)授權(quán)通道

　　E-HICH：E-DCH 混合 ARQ 指示器通道

　　MICH：MBMS 指示器通道

　　DPCH：專用物理通道

　　 F-DPCH：部分專用物理通道

　　如 RNC 和 Node-B 之間的 NBAP(Node-B 應(yīng)用部分)協(xié)議所示，TAC 可實(shí)現(xiàn)靈活的通道配置和重配置。

　　接收加速器協(xié)處理器 (RAC) RAC 能為多達(dá) 256 個(gè) WCDMA 用戶執(zhí)行上行鏈路碼片率解擴(kuò)運(yùn)算。其包含基于矢量的高靈活性可配置關(guān)聯(lián)引擎，能夠支持大量的同步關(guān)聯(lián)。

　　RAC 支持下列模式的運(yùn)算：

　　FD：用于生成原始符號(hào)的徑解擴(kuò)

　　FT：用于執(zhí)行 EOL(過(guò)早、按時(shí)、延遲)測(cè)量的徑跟蹤

　　FPE：用于執(zhí)行徑干擾關(guān)聯(lián)的徑功耗估算

　　9

　　 PM：在天線上執(zhí)行脈沖響應(yīng)曲線以進(jìn)行徑探測(cè)的路徑監(jiān)控器

　　PD：在簽名上執(zhí)行脈沖響應(yīng)曲線以進(jìn)行前導(dǎo)碼檢測(cè)

　　SPE：執(zhí)行寬帶媒體流功耗測(cè)算的媒體流功耗估算功能

　　下面是 RAC 支持的上行鏈路物理通道：

　　 DPCCH：專用物理控制通道

　　DPDCH：專用物理數(shù)據(jù)通道

　　HS-DPCCH：高速專用物理控制通道

　　 E-DPCCH：增強(qiáng)型專用物理控制通道

　　 E-DPDCH：增強(qiáng)型專用物理數(shù)據(jù)通道

　　PRACH：物理隨機(jī)訪問(wèn)通道

　　Turbo 解碼器 3 (TCP3d)

　　Turbo 解碼器 3 協(xié)處理器 (TCP3d) 是前代 Turbo 解碼器 2 的改進(jìn)版本。TCP3d 可支持 WCDMA、TD-SCDMA、LTE 和 WiMAX，是一種在上行鏈路處理中對(duì) Turbo 代碼進(jìn)行解碼的可配置外設(shè)。TCP3d 的輸入是系統(tǒng)位和校驗(yàn)位的軟決策，而輸出既可為軟決策，也可為硬決策。為了最大限度地減少與使用該協(xié)處理器相關(guān)的開(kāi)銷，TCP3d 可生成 Turbo 交錯(cuò)表，并能在除執(zhí)行解碼之外還支持基于代碼模塊的 CRC 計(jì)算。其結(jié)果是 TCP3d 的開(kāi)銷比 TCP2 低 7 倍。TCP3d 在 TCI6616 上的吞吐量在 6 次迭代后為 389Mbps。

　　Turbo 編碼器 (TCP3e)

　　Turbo 編碼器協(xié)處理器3 (TCP3e) 是用于 Turbo 代碼編碼的協(xié)處理器，可支持 WCDMA、TD-SCDMA、LTE 和 WiMAX。輸入 TCP3e 的是信息位，輸出的則是編碼后的系統(tǒng)位和校驗(yàn)位。它支持基于代碼模塊的 CRC、turbo 編碼和 turbo 交錯(cuò)表生成，最大吞吐能力為 643Mbps。

　　快速傅立葉轉(zhuǎn)換協(xié)處理器 (FFTC)

　　快速傅立葉轉(zhuǎn)換協(xié)處理器 (FFTC) 可實(shí)施用于 LTE 和 WiMAX 的 FFT/iFFT 和 DFT/iDFT。多內(nèi)核導(dǎo)航器 (Multicore Navigator) 使數(shù)據(jù)能夠直接在協(xié)處理器端進(jìn)行輸入和輸出路由，并傳輸?shù)?I/O。此外，其還能執(zhí)行周期性的前綴移除和插入以及頻率轉(zhuǎn)換，從而進(jìn)一步降低 DSP 上的處理負(fù)載。FFTC 的吞吐能力為每秒 12.72 億個(gè)副載波。

　　圖 4 顯示了 TCI6616 的方框圖。

　　TCI6616 具有創(chuàng)新型 KeyStone 架構(gòu)、增強(qiáng)型 C66x 內(nèi)核并新增了 LTE 和 WCDMA 協(xié)處理器，能夠?yàn)闊o(wú)線基站應(yīng)用實(shí)現(xiàn)較其他 SoC 高 5 倍的性能提升。

　　TCI6618 AccelerationPacs

　　TCI6618 為 TCI6616 增添了加速特性，可將 LTE 性能翻番。由于 TCI6618 能夠與 TCI6616 實(shí)現(xiàn)引腳兼容，因而 OEM 廠商可通過(guò)選擇系統(tǒng)適用的器件輕松靈活地進(jìn)行平臺(tái)優(yōu)化。

　　由于 LTE 系統(tǒng)能夠處理比 3G 系統(tǒng)高得多的數(shù)據(jù)速率，因而加速測(cè)重于對(duì)比特率的處理。

　　比特率協(xié)處理器

　　比特率協(xié)處理器 (BCP) 是一種多標(biāo)準(zhǔn)的協(xié)處理器，其能夠大幅減輕 DSP 的所有比特率處理任務(wù)，從而使信號(hào)鏈的位處理部分無(wú)需占用任何 DSP 周期。它能夠顯著簡(jiǎn)化了軟件設(shè)計(jì)，并能實(shí)現(xiàn)極低的系統(tǒng)時(shí)延。BCP 可執(zhí)行以下功能：

　　調(diào)制/解調(diào)

　　交錯(cuò)/解交錯(cuò)

　　速率匹配/解速率匹配

　　11

　　• 加擾/解擾

　　• LTE 的 PUCCH 解碼

　　• Turbo 和卷積編碼

　　• CRC 連接和校驗(yàn)

　　BCP 不僅能夠針對(duì) MIMO 均衡實(shí)現(xiàn) turbo 干擾消除，而且還實(shí)現(xiàn)了高性能PUCCH format 2 解碼。當(dāng) LTE 達(dá)到最大下行鏈路 2.2 Gbps 的吞吐量、上行鏈路 1.1 Gbps 的吞吐量時(shí)，BCP 可減輕大約 15 GHz 的DSP MIPS。對(duì)于 WCDMA 而言，最大下行鏈路吞吐量可達(dá) 800 Mbps，最大上行鏈路吞吐量達(dá) 400 Mbps。

　　圖 5 - BCP 體系架構(gòu)

　　在 BCP 內(nèi)部，數(shù)據(jù)可通過(guò)一個(gè)內(nèi)部交換結(jié)構(gòu)從一個(gè)子模塊流入另一個(gè)子模塊。分組 DMA 流量管理器可通過(guò) 128 位的 BCP 導(dǎo)航器或直接 I/O 接口將流量從 BCP 進(jìn)行輸入與輸出路由。BCP 以分組為單位進(jìn)行數(shù)據(jù)處理，并能同時(shí)處理不同的標(biāo)準(zhǔn)。當(dāng)將任務(wù)請(qǐng)求發(fā)送至 BCP 時(shí)，該任務(wù)首先被置入 BCP 導(dǎo)航器隊(duì)列中。BCP 調(diào)度程序依據(jù)任務(wù)優(yōu)先級(jí)選擇需要處理的任務(wù)。接著，由子模塊處理該任務(wù)。最后，可將 BCP 結(jié)果寫入緩沖器，并將描述符置入完整的隊(duì)列上有待進(jìn)一步處理。因?yàn)闃O少需要軟件的介入，因此對(duì) DSP 的周期需求顯著減少，同時(shí) LTE 處理時(shí)延也會(huì)大幅降低。

　　我們?cè)诖藢⒔榻B另一種可簡(jiǎn)化 DSP 處理需求的方法，通過(guò)諸如連續(xù)或并行干擾消除(SIC 或 PIC)等高級(jí)接收機(jī)技術(shù)來(lái)提升接收機(jī)的 MIMO 性能。這些算法需要功能強(qiáng)大的比特率協(xié)處理器才能高效地實(shí)現(xiàn)。解碼算法的迭代特征要求對(duì)數(shù)據(jù)進(jìn)行多次解碼、處理、重新編碼和解碼，這對(duì)一般普通的系統(tǒng)而言可謂巨大的計(jì)算負(fù)擔(dān)，但對(duì)于 TCI6618 卻能輕松處理。

　　采用 TI 多標(biāo)準(zhǔn)基站 SoC 實(shí)現(xiàn)性能、效率與差異化的全面提升 2011 年 2 月

　　12

　　Turbo PIC/SIC 的性能改進(jìn)意義重大。例如，在 2x2 MIMO 方案中，一個(gè)調(diào)制為 QPSK 的典型的城域信道中，turbo PIC/SIC 能產(chǎn)生超過(guò) 3 dB 的信噪比 (SNR) 性能增益，從而與一般的接收機(jī)方法相比可提升高達(dá) 40% 的頻譜利用率。這不僅對(duì)運(yùn)營(yíng)商的意義重大，同時(shí)也是 TCI6618 與其他產(chǎn)品的重要差別點(diǎn)。

　　圖 6 顯示了 Turbo 干擾消除的數(shù)據(jù)流。BCP 和 FFTC 可從反饋路徑分擔(dān)絕大多數(shù)的 Turbo 均衡周期。

　　圖 6 - Turbo 干擾消除數(shù)據(jù)流

　　控制信道解碼器

　　作為 LTE 物理上行鏈路控制信道，PUCCH 可承載上行鏈路的控制信息，例如調(diào)度請(qǐng)求、確認(rèn)、重傳請(qǐng)求、信道狀態(tài)信息以及信道質(zhì)量指示 (CQI) 等信息。信道信息解碼會(huì)消耗很大的處理資源。(見(jiàn)圖 3)

　　PUCCH CQI 通過(guò) Reed Muller (20, A) 模塊代碼進(jìn)行編碼。各種不同類型的算法均可對(duì)此信息進(jìn)行解碼。一種非常實(shí)用的基于 MRC 的算法可在軟件內(nèi)實(shí)施，但其性能不高。BCP 針對(duì) PUCCH format 2、2a、2b 實(shí)現(xiàn)了高級(jí)的聯(lián)合信道均衡和解碼算法。這與其他更為基礎(chǔ)性的算法相比，可實(shí)現(xiàn)更高的性能。圖 7 顯示了分別采用 TCI6488 和 TCI6618 的實(shí)施周期比較。在該例中，我們對(duì)帶 5 個(gè)資源模塊的系統(tǒng)進(jìn)行了仿真，每個(gè)系統(tǒng)均有 12 個(gè) UE，并且使用 Reed Muller (20, 13) 進(jìn)行編碼。在具備雙天線的情況下，對(duì)于從 DSP 內(nèi)核上的軟件到硬件加速器的傳輸處理中，BCP 承擔(dān)了 98% 的總 PUCCH format 2 處理量。

　　與典型算法相比，使用聯(lián)合檢測(cè)算法能將信噪比 (SNR) 性能提高 1 到 3 分貝。這種增強(qiáng)的性能不僅將顯著改進(jìn)鏈路預(yù)算，而且還能減少 UE 的干擾，并提高下行頻譜利用率，從而提高整個(gè) LTE 系統(tǒng)的性能，以為移動(dòng)用戶帶來(lái)更精彩的體驗(yàn)。

　　全面集成 —— TCI6618

　　除了 BCP 協(xié)處理器無(wú)與倫比的性能外，TCI6618 還添加了額外的 FFTC 和TCP3d 協(xié)處理器，能夠?qū)崿F(xiàn) SoC 功能的完美平衡。因此，在 6 個(gè)迭代中，F(xiàn)FTC 的總吞吐量為 1,908 Mbps，TCP3d 的總吞吐量則為 582 Mbps。與 TCI6616 相比，TCI6618 憑借均衡 CPU 內(nèi)核和協(xié)處理器 將 LTE 的能力提升了 2 倍以上。TCI6618 通過(guò) 2x2 MIMO 天線配置且利用高級(jí)接收機(jī)算法，可以支持兩個(gè) 20MHz 的 LTE區(qū)，下行吞吐量總計(jì)可達(dá) 300Mbps，而上行吞吐量總計(jì)則可達(dá) 150Mbps。

　　圖 7 - TCI6618 可實(shí)現(xiàn)高級(jí) PUCCH 接收機(jī)

圖 8 - TCI6618 方框圖

　　14

　　憑借 KeyStone 架構(gòu)、高級(jí) C66x 內(nèi)核以及新型 BCP 等高吞吐量加速器，TCI6618 與此前系列的 SoC 器件相比，可實(shí)現(xiàn)顯著的性能提升。圖 9 顯示了以圖 3 為基礎(chǔ)而生成的柱狀圖，闡述了 TCI6488 與 TCI6618 兩者之間在 DSP 周期方面的比較結(jié)果。運(yùn)行條件仍然是 20 MHz 的 LTE、2X2 MIMO、150 Mbps 的下行吞吐量以及 75 Mbps 的上行吞吐量。

　　圖 9 - TCI6618 在 LTE 上的性能飛躍

　　我們從該圖中看到，大約有 90% 的 TCI6488 DSP 處理任務(wù)被移至協(xié)處理器，從而實(shí)現(xiàn)了數(shù)量級(jí)的改進(jìn)!

　　圖 10 顯示了 LTE 下行處理 (PDSCH) 的詳細(xì)結(jié)構(gòu)圖，其中使用協(xié)處理器承擔(dān)了幾乎 95% 的處理任務(wù)。

　　圖 10 - TCI6618 中的 PDSCH 處理

　　采用 TI 多標(biāo)準(zhǔn)基站 SoC 實(shí)現(xiàn)性能、效率與差異化的全面提升 2011 年 2 月

　　圖 11 顯示了 LTE 上行鏈路方框圖及相關(guān)的協(xié)處理，其中大約 90% 的處理均由硬件加速器負(fù)責(zé)。

　　　這些圖清晰地表明，BCP 可顯著提高 LTE 的性能。由于所有比特率處理均被自動(dòng)路由到 BCP，因而可大大簡(jiǎn)化軟件設(shè)計(jì)并降低時(shí)延。在這樣的數(shù)據(jù)速率(150 Mbps 的下行/ 75 Mbps 的上行)下運(yùn)行，處理時(shí)延還不足 70 微秒。

　　BCP 不僅可以為 LTE 實(shí)現(xiàn)上述優(yōu)勢(shì)，而且也能為 WCDMA 分擔(dān)比特率處理任務(wù)。與針對(duì)碼片級(jí)擴(kuò)頻/解擴(kuò)的 RAC 與 TAC 結(jié)合使用，可實(shí)現(xiàn) HSDPA 信道幾乎完全在硬件中處理。圖 12 顯示了 TCI6618 中的 HS-PDSCH 信號(hào)處理鏈。

　　圖 12 - TCI6618 中的 HSDPA HS-PDSCH 處理

　　16

　　TCI6618 能夠支持如下方案：具備 6 個(gè)使用 2x2 MIMO 的 HSDPA 單元，且每個(gè)單元的下行吞吐量為 42 Mbps。在該例中，有超過(guò)相當(dāng)于 9 GHz 的 DSP處理任務(wù)被分配到專為 HS-PDSCH 信道設(shè)計(jì)的硬件中處理。

　　同樣，對(duì)于 WCDMA 上行信道處理，圖 13 顯示了 HSUPA E-DPDCH 處理的信號(hào)鏈與周期分布。

　　圖 13 - TCI6618 中的 HSUPA E-DPDCH 處理

　　結(jié)論 業(yè)界最佳的 TMS320TCI6618 與 TMS320TCI6616 SoC 經(jīng)過(guò)精心設(shè)計(jì)，可支持無(wú)線數(shù)據(jù)的發(fā)展變革，以及從以語(yǔ)音為中心到以數(shù)據(jù)為中心的處理的演變過(guò)度。新的比特率協(xié)處理器 (BCP) 及 KeyStone 架構(gòu)可為無(wú)線基站提供可實(shí)現(xiàn)最高性能的 SoC。集成定點(diǎn)與浮點(diǎn)功能的 C66x 內(nèi)核能夠?yàn)槭袌?chǎng)上功能最強(qiáng)大的 DSP 提供系統(tǒng)所需的靈活性。TI 借助多年來(lái)在無(wú)線基站基礎(chǔ)局端領(lǐng)域積累的廣博的專業(yè)知識(shí)和豐富的系統(tǒng)和現(xiàn)場(chǎng)經(jīng)驗(yàn)成就了卓越的設(shè)計(jì)方法，能夠?qū)崿F(xiàn)業(yè)界最可靠、最高級(jí)的解決方案。在基于協(xié)處理器實(shí)現(xiàn)的加速功能和在 DSP 內(nèi)核中實(shí)現(xiàn)的靈活處理功能之間，TMS320C6618/6 架構(gòu)實(shí)現(xiàn)了完美的平衡，不僅能夠?yàn)槎鄻踊幕臼袌?chǎng)實(shí)現(xiàn)所需的差異化功能，而且還能繼續(xù)幫助備選解決方案實(shí)現(xiàn)巨大的性能改進(jìn)。