基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設(shè)計
0 前言
本文引用地址:http://butianyuan.cn/article/261853.htm隨著計算機和半導(dǎo)體技術(shù)的發(fā)展,LED大屏幕顯示系統(tǒng)成為集計算機控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術(shù)為一體的顯示設(shè)備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大屏幕化、更高的可靠性方向發(fā)展。LED顯示屏產(chǎn)業(yè)正成為我國電子信息產(chǎn)業(yè)的重要組成部分。大屏幕顯示技術(shù)的發(fā)展進(jìn)步,需要處理的數(shù)據(jù)量大大增加,系統(tǒng)的頻率越來越高,系統(tǒng)的規(guī)模越來越大,對顯示控制系統(tǒng)的要求不斷提高。以往的LED大屏幕顯示系統(tǒng)用中小規(guī)模集成電路實現(xiàn),系統(tǒng)體積較大、調(diào)試?yán)щy、不易修改。隨著半導(dǎo)體技術(shù)的進(jìn)一步發(fā)展及大規(guī)模集成電路的廣泛應(yīng)用,ARM具有體積小、功耗低、數(shù)據(jù)處理能力強等特性,PLD能夠滿足LED大屏幕系統(tǒng)高速圖像數(shù)據(jù)傳輸對速度的要求且設(shè)計靈活。鑒于此,本設(shè)計采用ARM+RAM+FPGA方案,解決了系統(tǒng)的運行速度、尋址能力和功耗等問題,從而支持更大可視區(qū)域的穩(wěn)定顯示,存儲更多的顯示內(nèi)容。
1 系統(tǒng)組成及原理
該系統(tǒng)主要由PC機、顯示控制電路和LED顯示屏3部分構(gòu)成,如圖1所示。
PC機在控制中作為上位機,用于后級下位機ARM的控制和管理。上位計算機主要用于人機交互,完成對顯示控制電路的顯示數(shù)據(jù)發(fā)送以及設(shè)置LED顯示屏的顯示效果。用戶在上位機上通過控制軟件將編輯好的文字圖片信息和相應(yīng)的控制命令通過串行通信傳輸至系統(tǒng)的控制電路部分,LED顯示屏即可根據(jù)用戶選擇的方式循環(huán)顯示用戶編輯好的文字和圖片,該系統(tǒng)還具有脫機顯示的功能,用戶將顯示的內(nèi)容傳送至顯示控制電路部分后,上位計算機就可以不再介入顯示的過程,顯示系統(tǒng)可以根據(jù)用戶設(shè)定的模式顯示所要顯示的信息內(nèi)容。數(shù)據(jù)轉(zhuǎn)換信號控制部分采用ARM實現(xiàn),LED顯示屏的掃描驅(qū)動電路采用 FPGA來完成。上位機與下位機之間的通信采用標(biāo)準(zhǔn)的RS232/RS485計算機數(shù)據(jù)串行通信方式,它們相對獨立,但相互間協(xié)調(diào)工作。顯示屏以LED為像素,由LED點陣顯示單元拼接而成的,本設(shè)計的顯示屏為16行×256列,采用640×480點陣結(jié)構(gòu)。
2 系統(tǒng)硬件設(shè)計
2.1顯示控制電路
顯示控制電路系統(tǒng)的重要部分,主要由輸入接口電路、數(shù)據(jù)轉(zhuǎn)換及信號控制電路、掃描驅(qū)動電路組成,如圖2所示。
當(dāng)顯示屏做得越大,即屏幕的點陣越多,向顯示屏發(fā)送的數(shù)據(jù)就越多,數(shù)據(jù)傳輸與控制的時間也會增加,完成一屏掃描的時間會越長。因此,在設(shè)計中必須考慮這個因素。滿足這一要求,關(guān)鍵在于提高程序的執(zhí)行速度,可以選擇更快的CPU或數(shù)字信號處理芯片ARM。本設(shè)計采用基于ARM的32位嵌入式 RISC為處理器,S3C4510B是完全可以勝任的,該微處理器的速度較高,而且存儲容量較大。
上位機通過串口經(jīng)過RS232/RS485轉(zhuǎn)換器將指令集發(fā)送給ARM微處理器,ARM微處理器把接收到的指令集放入外部的FLASH中保存,斷電后內(nèi)容不丟失,同時ARM外部擴展兩片SRAM用于存放快速運算的數(shù)據(jù),光傳感器和溫度傳感器用來測量外界的光和溫度,以便隨著光線的強弱改變顯示屏的亮度,在顯示屏上顯示出外界溫度。FPGA完成對LED屏的掃描驅(qū)動過程,其內(nèi)部固化的數(shù)字邏輯負(fù)責(zé)產(chǎn)生屏幕顯示控制信號(串行移位時鐘、行鎖存信號、行選信號等),其外部配置的兩片SRAM用于分時讀取灰度數(shù)據(jù)。同時,F(xiàn)PGA從 SRAM中讀取灰度數(shù)據(jù)信號,并將其轉(zhuǎn)換成上屏數(shù)據(jù)后串行輸出到相應(yīng)的顏色的信號數(shù)據(jù)總線上。FPGA外部擴展的兩片SRAM組成了數(shù)據(jù)緩沖、切換區(qū),采用乒乓邏輯,某一時刻向一片存儲器寫入數(shù)據(jù),另一片被FPGA邏輯讀取數(shù)據(jù)轉(zhuǎn)換后送人顯示屏,二者輪流切換,保證了數(shù)據(jù)的高速上屏和顯示的連續(xù)性。ARM外部配置大容量的SRAM和FLASH存儲器,與傳統(tǒng)的顯示屏控制電路相比較,可以支持更大的顯示區(qū)域、存儲更多的顯示內(nèi)容、獲得更好的顯示效果。
2.2掃描驅(qū)動電路設(shè)計
LED顯示屏的掃描驅(qū)動電路部分是由FPGA來實現(xiàn)的,如圖3所示。
掃描驅(qū)動電路主要完成灰度數(shù)據(jù)的讀取和發(fā)送、上屏灰度數(shù)據(jù)的產(chǎn)生、移位時鐘的產(chǎn)生、亮度信號的控制、4個分區(qū)鎖存信號的產(chǎn)生、通知ARM發(fā)送數(shù)據(jù)等功能。這些功能均在一片F(xiàn)PGA中完成,這樣使顯示控制電路板的體積減小,而且由于FPGA功能用硬件描述語言VHDL編程實現(xiàn),即可以通過使用VHDL語言編程,來驗證系統(tǒng)方案的可行性及正確性,然后再用FPGA硬件來實現(xiàn),從而可以大大縮短開發(fā)周期,使設(shè)計靈活、修改方便,同時FPGA由于高集成度、高速高可靠性、開發(fā)周期短的特點,從而大大改善電路性能。
這種設(shè)計的實現(xiàn)需要FPGA提供大量的I/O引腳,其中I/O引腳包括(1)系統(tǒng)總線接口:數(shù)據(jù)總線8根,控制信號線5根,亮度信號線3根,輸入線1根,復(fù)位信號線1根,共18根;(2)雙體SRAM總線接口:地址總線15根,數(shù)據(jù)總線8根,讀寫控制信號2根,共50根;(3)顯示控制信號輸出接口:移位時鐘信號1根,行鎖存信號1根,行選4根;(4)顯示像素數(shù)據(jù)輸出接口:紅、綠、藍(lán)共3根。共計18+50+6+3=77個I/O口。為了可以使LED顯示屏的尺寸增加1倍,即所需的I/O口增多,同時考用VHDL語言描述的內(nèi)部功能邏輯所需的宏單元數(shù)量,需要選擇256個宏單芯片,在此 FPGA選用32位的PolarPro QLlP300芯片。
2.3靜態(tài)存儲器SRAM的選擇
外部擴展的兩片SRAM,要求能滿足上屏數(shù)據(jù)讀取速度的要求,考慮到存儲數(shù)據(jù)的寬度和容量,本設(shè)計選用ISSI(Integrated Silicon Solution Inc.)公司的IS61C1024芯片。該芯片存儲容量為128 kB,8位數(shù)據(jù)寬度,最高讀寫速度為25 ns,電源電壓為5 V,具有最高40 MHz的讀寫頻率,可進(jìn)行高速異步讀寫操作,無須等待時間,其容量滿足一屏文字和圖像數(shù)據(jù)信息的存儲要求,兩片SRAM采用雙體切換技術(shù)來完成數(shù)據(jù)的存儲和讀取過程。
fpga相關(guān)文章:fpga是什么
led顯示器相關(guān)文章:led顯示器原理
三相異步電動機相關(guān)文章:三相異步電動機原理
評論